专利名称：压控振荡器的制作方法
技术领域：
本发明与用奇数个倒相逻辑电路连接成环通过外界控制电压控制每个倒相逻辑电路的延迟时间从而控制振荡频率的压控振荡器(以下简称为VCO)有关。
图1示出了传统的环形电路VCO的结构图。
这种VCO有着相互连接成环的三个延迟倒相电路1-3。延迟倒相电路1-3都是逻辑电路，每个都将加在输入端A的输入信号与加在输入端B的参考电压Vr进行比较，根据比较结果在输出端C输出逻辑电平翻转的倒相信号。延迟倒相电路1-3每个都有一个控制端D，加在控制端D上的延迟控制电压Vc可以控制在输出端C的输出信号的延迟时间。也就是说，延迟倒相电路1-3每个都有一个将输入信号与参考电压Vr进行比较、输出倒相信号的倒相电路和一个接在倒相电路的输出端上的延迟电路。延迟电路包括一个由电容器构成的充电部和一个由导通状态受延迟控制电压Vc控制的晶体管构成的放电部。
延迟倒相电路3的输出端接至延迟倒相电路1的输入端，还接至整形的逻辑电路4的输入端。逻辑电路4的输出端输出波形整形成矩形的振荡信号OUT。
在这种VCO中，例如，如果在加电源时延迟倒相电路1的输入是低电平，那么经过一段延迟时间后由于延迟倒相电路1-3的操作，延迟倒相电路3的输出端输出高电平的信号。由于这个信号反馈到延迟倒相电路1的输入端，因此再经过一段延迟时间后由于延迟倒相电路1-3的操作，延迟倒相电路3的输出又变为低电平。这样，就产生了频率取决于延迟倒相电路1-3的环延迟时间的振荡。
下面说明延迟倒相电路1-3的每级内部的工作情况。在倒相电路的输出信号从低电平变为高电平时，延迟电路中的充电部在固定的短时间内很快得到充电，延迟电路的输出信号成为高电平。但是，在倒相电路的输出信号从高电平变为低电平时，充到充电部的电荷按照延迟电路中放电部的时常数放电，延迟电路的输出电压逐渐下降。于是，经过一段时间后，输出信号成为低电平。这个时常数由通过控制端D加到延迟倒相电路1-3中的延迟电路上的延迟控制电压Vc控制。因此，就能用延迟控制电压Vc来控制振荡的频率。
然而，这种传统的VCO有着以下这样的一个问题。
在控制振荡频率的过程中，通过控制在延迟倒相电路1-3的每一级的输出信号从高电平变为低电平时的延迟时间来控制环延迟时间，从而控制振荡的频率。对于振荡信号来说，停留在高电平的时间要长于停留在低电平的时间，因此不能将占空系数保持在50％。这样，由于振荡信号OUT中低电平的脉冲宽度的较窄，就不能确保接在后面的触发电路之类的建立时间和保持时间，从而导致工作不正常。此外，虽然可以通过增加形成环的延迟倒相电路的级数使占空系数接近50％，但环延迟时间就增大了，因此就存在例如很难获得满足高速通信需要的不低于156MHz的高频率振荡的问题。
本发明解决了传统VCO中存在的上述问题，提供了一种即使在高频率也能获得占空系数几乎为50％的振荡输出的VCO。
为了解决上述问题，本发明所提出的振荡频率可控的压控振荡器包括至少是四个的偶数个延迟倒相电路。这些延迟倒相电路每个都有一个输入端、一个参考端、一个控制端、一个倒相电路和一个延迟电路。
输入端接收电平在预定范围内的输入信号。参考端接收值在预定范围内的参考信号。控制端接收控制信号。
倒相电路根据输入信号的逻辑电平是否超参考信号将输入信号翻转为第一逻辑电平或第二逻辑电平。
延迟电路接收经倒相电路翻转的信号，当这信号从第一逻辑电平转为第二逻辑电平时，输出电平在预定范围内以恒定时常数随着改变的信号。
延迟倒相电路中的最后一级延迟倒相电路在信号从第二逻辑电平转为第一逻辑电平时输出电平在预定范围内以由控制信号决定的可变时常数的二分之一的时常数随着改变的信号。
其他延迟倒相电路连接成一个环，各自在信号从第二逻辑电平转为第一逻辑电平时输出电平在预定范围内以由控制信号决定的可变时常数随着改变的信号。
连接成环的每个延迟倒相电路中的延迟电路可以包括一个第一充电部和一个第一放电部(第二方式)。
第一充电部由第一倒相电路翻转为第二逻辑电平的信号充电，输出以恒定时常数随着改变的信号。
第一放电部受控制信号控制，在信号被第一倒相电路翻转为第一逻辑电平时按照控制信号泄放充到第一充电部的电荷。
最后一级的延迟倒相电路中的延迟电路可以包括一个第二充电部和一个第一放电部(第三方式)。
第二充电部由第二倒相电路翻转为第二逻辑电平的信号充电，输出以恒定时常数或以可变时常数的二分之一的时常数随着改变的信号。
第二放电部受控制信号控制，在信号被第二倒相电路翻转为第一逻辑电平时泄放充在第二充电部的电荷。
第二充电部的电容量可以等于第一充电部的电容量，而第二放电部的放电速度可以是第一放电部的放电速度的两倍(第四方式)。
第二充电部的电容量可以是第一充电部的电容量的二分之一，而第二放电部的放电速度可以等于第一放电部的放电速度(第五方式)。
按照第一至第五实施方式如上述所构成的VCO的工作情况如下。
在振荡电路环内的延迟倒相电路的第一延迟电路中，由于从第一逻辑电平转为第二逻辑电平的延迟时间与从第二逻辑电平转为第一逻辑电平的延迟时间不同，因此振荡电路环输出信号的占空系数就偏离50％。第二倒相电路使振荡电路环输出信号的逻辑电平翻转，而第二延迟电路将从第二逻辑电平转为第一逻辑电平的延迟时间缩短了1/2，从而输出延迟时间被缩短的信号。由于第二倒相电路和第二延迟电路校正了延迟时间，因此振荡信号的占空系数就很接近50％。
在包括至少是四个的偶数个延迟倒相电路的振荡频率可控的压控振荡器中，最后一级延迟倒相电路可以包括一个根据信号的逻辑电平是否超过参考信号将信号翻转为预定范围的1/2内的第一逻辑电平或第二逻辑电平的第一例相电路和一个接收经第一倒相电路翻转的信号、在信号从第一逻辑电平转为第二逻辑电平时输出电平在预定范围的1/2内以恒定时常数随着改变的信号而在信号从第二逻辑电平转为第一逻辑电平时输出电平在预定范围的1/2内以由控制信号决定的可变时常数随着改变的信号的第一延迟电路。
其他连接成一个环的那些延迟倒相电路每个都包括一个根据信号的逻辑电平是否超过参考信号将信号翻转为预定范围内的第三逻辑电平或第四逻辑电平的第二倒相电路和一个接收经第二倒相电路翻转的信号、在信号从第三逻辑电平转为第四逻辑电平时输出电平在预定范围内以恒定时常数随着改变的信号而在信号从第四逻辑电平转为第三逻辑电平时输出电平在预定范围内以由控制信号决定的可变时常数随着改变的信号的第二延迟电路(第六方式)。
按照第六实施方式构成的VCO的工作情况如下。
振荡电路环的输出信号经输出振幅减小为1/2的第一倒相电路翻转逻辑电平后加到第一延迟电路。在第一延迟电路中，延迟时间按照振幅减小为1/2的输出信号逻辑电平的改变情况确定，因此从第二逻辑电平转为第一逻辑电平的延迟时间缩短为从第四逻辑电平转为第三逻辑电平的延迟时间的1/2。这样，就能象第一至第五实施方式那样使振荡信号的占空系数接近50％。
本发明还提出了一种控制包括一个由至少是三个的奇数个延迟倒相电路组成的振荡电路环和一个与振荡电路环连接的延迟倒相器的压控振荡器的方法。
这种方法包括下列步骤接收一个电平在某个范围内的信号；接收一个值在所述范围内的参考信号；接收一个控制信号；在振荡电路环内，根据信号的逻辑电平是否超过参考信号将信号翻转为在所述范围内的第一逻辑电平或第二逻辑电平；
接收经翻转的信号；在信号从第一逻辑电平转为第二逻辑电平时从振荡电路环输出电平在所述范围内以恒定时常数随着改变的信号，而在信号从第二逻辑电平转为第一逻辑电平时从振荡电路环输出电平在所述范围内以由控制信号决定的可变时常数随着改变的信号；在延迟倒相器中，接收振荡电路环输出的信号，根据信号的逻辑电平是否超过参考信号将信号翻转为第一逻辑电平或第二逻辑电平；以及在信号从第一逻辑电平转为第二逻辑电平时输出电平在所述范围内以恒定时常数随着改变的信号，而在信号从第二逻辑电平转为第一逻辑电平时输出电平在所述范围内以由控制信号决定的可变时常数的二分之一的时常数随着改变的信号。
本发明的其他一些情况和优点在以下结合各附图所作的说明中可以清楚地看到，在这些附图中图1是作为本发明第一实施例的VCO的结构图；图2(a)和2(b)分别为示出图1中所示的延迟倒相电路10和40的电路图；图3为图1所示VCO中各级工作波形的波形图；图4为示出作为本发明第二实施例的VCO中的延迟倒相电路40A的电路图；图5为示出作为本发明第三实施例的VCO中的延迟倒相电路40B的电路图；以及图6为传统的VCO的结构图。
下面将结合
本发明的优选形态和实施例。
<第一实施例>
图1为示出作为本发明第一实施例的压控振荡器(VCO)的结构图。
这种VCO有三个互连成环的延迟倒相电路10、20、30。这些延迟倒相电路10、20、30都是相同的，各有一个将输入信号Vi的逻辑电平倒相的倒相电路和一个与这个倒相电路的输出端连接的延迟电路。
倒相电路是一个逻辑电路，它将加在输入端A的输入信号Vi与加在输入端B的参考电压Vr进行比较，根据比较结果输出逻辑电平翻转的倒相信号。即，在Vi≤Vr时，输出的倒相信号为高电平；而在Vi＞Vr时，输出的倒相信号为低电平。
延迟电路控制倒相电路输出的倒相信号加到输出端C上的延迟时间。在倒相电路输出的倒相信号从低电平变为高电平时，延迟电路的延迟时间tr是固定不变的(例如tr＝0.2ns)，而在倒相信号从高电平变为低电平时，延迟电路的延迟时间tf是可受控改变的(例如tf＝1.6-4.0ns)。延迟电路从输出端C输出经延迟的输出信号。
延迟倒相电路30的输出端C除接至延迟倒相电路10的输入端A外，还接至延迟倒相电路40的输入端A。延迟倒相电路40也有一个控制端D，控制延迟倒相电路10-30的延迟控制电压Vc同样也加到这个控制端上。
延迟倒相电路40的工作情况几乎与延迟倒相电路10、20、30相同，有一个与在延迟倒相电路10中的相同的倒相电路和一个在延迟时间上设置得与在延迟倒相电路10中的稍有不同的延迟电路。即，延迟倒相电路40中的延迟电路在倒相电路输出的倒相信号从低电平变为高电平时延迟时间与在延迟倒相电路10中的相同，为tr；然而，在倒相信号从高电平变为低电平时延迟时间只是在延迟倒相电路10中受延迟控制电压Vc控制的可变延迟时间tf的一半，为tf/2。延迟倒相电路40的延迟电路从输出端C输出经延迟的输出信号。
延迟倒相电路40的输出端C接至整形逻辑门50的输入端，因此从逻辑门50的输出端输出的是波形整成矩形的振荡信号OUT。
图2(a)和2(b)分别示出了图1中的延迟倒相电路10和40的电路图。
如图2(a)所示，延迟倒相电路10有一个由晶体管11和12、电阻13和14、恒流源15组成的倒相电路10a，以及一个由晶体管16和17、电容器18、电阻19组成的延迟电路106。输入端A和B分别接至具有同样特性的晶体管11和12的基板。晶体管11和12的集电极分别通过具有同样阻值的电阻13和14接至电源电压Vcc，而这两个晶体管的发射极则接在一起，通过恒流源15接地。
晶体管16接在输出端C和电源电压Vcc之间，而晶体管16的基极接至晶体管11的集电极。电容器18接在输出端C和地GND之间。这样，电容器18和晶体管16就组成了充电部10c。放电部10d包括晶体管17和电阻19，串接在输出端C和地GND之间。晶体管17的基极接至控制端D。
图2(b)所示的延迟倒相电路40几乎与延迟倒相电路10完全相同，有一个由晶体管41和42、电阻43和44、恒流源45组成的倒相电路40a，以及一个由晶体管46、47a和47b、由容器48、电阻49a和49b组成的延迟电路40b。晶体管41、42、46、47a的特性分别与晶体管11、12、16、17的相同。电阻43、44、49a的阻值分别等于电阻13、14、19的阻值。恒流源15的电流与恒流源45的相同，而电容器18的容量与电容器48的相同。此外，在放电部40d并联的晶体管47a、和47b以及电阻49a和49b都分别设置成相同的。
也就是说，延迟倒相电路40与延迟倒相电路10之间的差别只是体现在延迟倒相电路40中的放电部40d的阻抗为延迟倒相电路10中的放电部10d的阻抗的一半。
图3示出了图1所示VCO中各延迟倒相电路10-40的工作波形图。图1所示VCO的工作情况将结合图2(a)、2(b)和3加以说明。
这里，假设电源电压Vcc的一半加到各延迟倒相电路10-40的输入端B作为参考信号，而在给定范围内的延迟控制电压Vc加到各控制端D上。
例如，在图3中的时间to，如果延迟倒相电路30的输出信号S30从高电平变为低电平，由于输出信号S30加到图2(a)所示延迟倒相电路10的输入端A，因此晶体管11的基极电压就成为低于晶体管12的基极电压。晶体管11和12的发射极是连在一起通过恒流源15接地的，因此这两个晶体管就转换成只有其中的一个导通。在这个情况下，晶体管11从导通转为截止，晶体管11的集电极电压上升到几乎为电源电压Vcc。这样，晶体管16就成为导通，电容器18就通过晶体管16迅速得到充电。在一段相当短的延迟时间tr后，也就是在时刻t1，输出端C的输出信号S10就成为高电平。
在时刻t1，当延迟倒相电路10的输出信号S10从低电平变为高电平时，输出信号S10的高电平就加到延迟倒相电路20的输入端A上。由于延迟倒相电路20与延迟倒相电路10是相同的，因此下面也将结合图2(a)所示说明延迟倒相电路20的工作情况。
当输入端成为高电平时，晶体管11导通。于是，晶体管11的集电极电压就成为非常接近地GND处电平的低电平，使得晶体管16截止。因此，充在电容器18上的电荷通过受延迟控制电压Vc控制的晶体管17和电阻19放电，从而输出电压按照由电容器18的容量和晶体管17与电阻19的复合阻值确定的时常数T10逐渐下降。这样，从时刻t1起经过比较长的一段延迟时间tf后，在时刻t2延迟倒相电路20的输出信号成为低电平。延迟时间tf由晶体管17的导通状况确定，因此，可以用延迟控制电压Vc来控制延迟时间tr。
在时刻t2，当延迟倒相电路20的输出信号S20从高电平变为低电平时，由于输出信号S20加到延迟倒相电路30的输入端A上，因此延迟倒相电路30在时刻t2执行的操作就与延迟电路10在时刻to执行的相同。于是经一段延迟时间tr后，在时刻t3延迟倒相电路30的输出信号S30从低电平转换为高电平。
在时刻t3，当延迟倒相电路30的输出信号S30从低电平变为高电平时，由于输出信号S30加到延迟倒相电路10的输入端A上，因此延迟倒相电路10在时刻t3执行的操作就与延迟倒相电路20在时刻t1执行的相同。于是经过一段延迟时间tf后，在时刻t4延迟倒相电路10的输出信号S10从高电平转换为低电平。
类似，自时刻t4起再经过一段延迟时间tr后，在时刻t5延迟倒相电路20的输出信号S20从低电平转换为高电平。
然后，自时刻t5起再经过一段延迟时间tf后，在时刻t6延迟倒相电路30的输出信号S30又从高电平转换为低电平。
这样，在等于从时刻to至时刻t6这段延迟时间(3tr+3tf)的周期内延迟反相电路30的输出信号S30的电平转换完成了一个循环。
由此，延迟倒相电路30的输出信号S30的频率FR30和占空系数DT30就可分别表示为以下的式(1)和式(2)
FR30＝1/3(tr+tf) (1)DT30＝(tr+2tf)/3(tr+tf)(2)如果tr＝0.2ns，tf＝1.6ns则有FR30＝185.2MHzDT30＝62.9％如果tr＝0.2ns，tf＝4.0ns则有FR30＝79.4MHzDT30＝65.1％但是，在时刻to，当延迟倒相电路30的输出信号S30从高电平变为低电平时，由于输出信号S30也加到延迟倒相电路40的输入端A上，因此，在图2(b)所示的延迟倒相电路40中，晶体管41的基极电压就低于晶体管42的基极电压。由于晶体管41和42的发射极是连在一起通过恒流源45接地的，因此这两个晶体管只有一个转换成导通状态。在这个情况下，晶体管41从导通转换为截止，从而晶体管41的集电极电压上升到几乎等于电源电压Vcc。于是，晶体管46导通，电容器48通过晶体管46迅速得到充电。经过一段等于延迟倒相电路10中的延迟时间tr后，在时刻t1输出端C的输出信号S40成为高电平。
在时刻t3，当延迟倒相电路30的输出信号S30从低电平变为高电平时，延迟倒相电路40的输入端A成为高电平，从而晶体管41转换成导通。于是，晶体管41的集电极电压成为接近于地GND处的电压的低电平，使得晶体管46成为截止。因此，充在电容器48上的电荷就通过由晶体管47a和电阻49a与晶体管47b和电阻49b组成的并联电路放电，输出端C上的电压按照由电容器48的容量和晶体管47a、47b与电阻49a、49b的复合阻值确定的时常数T40逐渐下降。
电容器18与48，晶体管17与47a、47b，电阻19与49a、49b、分别设置成同样容量、同样特性和同样阻值，因此延迟倒相电路40中的时常数40就是延迟倒相电路10中的时常数T10的二分之一。这样，自时刻t3起经过一段延迟时间tf/2后，在时刻t3.5延迟倒相电路40的输出信号S40成为低电平。
因此，延迟倒相电路40的输出信号S40的频率FR40和占空系数DT40就分别表示为以下的式(3)和式(4)FR40＝1/3(tr+tf) (3)DT40＝(tf+tr+tf/2)/3(tr+tf)＝0.5-tr/6(tf+tr) (4)如果tr＝0.2ns，tf＝1.6ns，则有FR40＝185.2MHzDT40＝45.8％如果tr＝0.2ns，tf＝4.0ns，则有FR40＝79.4MHzDT40＝49.2％这样，如果将延迟时间设计成tr＜＜tf，就可以保持占空系数DT40非常接近50％。
如上所述，在本实施例的VCO中，由于不是从延迟倒相电路30取得振荡输出，而是从与形成电路环的延迟倒相电路10-30配合的、延迟时间仅为延迟倒相电路10-30中的二分之一的延迟倒相电路40取得振荡输出、因此占空系数可以很接近50％。
也就是说，由于并没有改变振荡电路环中的延迟倒相电路的级数，因此可以在不降低振荡频率的情况下得到占空系数几乎为50％的振荡信号OUT。
<第二实施例>
图4示出了作为本发明第二实施例的VCO中的延迟倒相电路40A的电路图。在图4中，对于与图2(b)中相同的器件用了相同的标号。
延迟倒相电路40A用来代替图1中的延迟倒相电路40。与图2(b)所示的延迟倒相电路40不同，用了具有两个容量与电容器48相同的串联电容器48a和48b的充电部40f代替放电部40c，而用了除了晶体管47b和电阻49b的放电部49g代替放电部40d。
采用这种配置，虽然充电部40f的容量成为1/2，而放电部40g的阻抗增加了一倍，但时常数与第一实施例中的相同。因此，执行的操作与第一实施例相同，所以可以取得相同的效果。
<第三实施例>
图5示出了作为本发明第三实施例的VCO中的延迟倒相电路40B的电路图。在图5中，对于与图2(b)中相同的器件用了相同的标号。
延迟倒相电路40B用来代替图1中的延迟倒相电路40。与图2(b)所示的延迟倒相电路40不同，倒相电路40h中配置了两个阻值分别为倒相电路40a中的电阻43和44的阻值的1/2的电阻43a和44a来代替电阻43和44，而放电部40j中除去了放电部40d中的晶体管47b和电阻49b。
采用这种配置，延迟倒相电路40B中倒相电路40h输出的低电平与高电平之间的电压差相应于电阻43a的阻值与恒流源45的电流值的乘积，因此，这个电压差为延迟倒相电路10中倒相电路10a输出的低电平与高电平之间的电压差的1/2。由于充电部40c由倒相电路40h的输出电压充电，因此充电部40c中电容器48上所充的电荷为延迟倒相电路10中电容器48上可充的电荷的1/2。这样，延迟倒相电路40B中放电部40j就能使电容器48放电的时间为延迟倒相电路10中放电部10d所需的1/2。也就是说，由于图5所示延迟倒相电路40B工作情况与图2(b)所示延迟倒相电路40的类似，因此具有与第一实施例相同的效果。
此外，本发明并不局限于以上所说明的这些实施例，而是可以以各种方式加以修改。例如，可以在以下几个方面加以修改(a)图1所示的振荡电路环由三级组成，但一个由三级以上的奇数个级组成的振荡电路环工作情况是一样的，因此可以按照所希望得到的振荡频率来设定级数；(b)在以上这些实施例中，参考电压Vr是从外界加到延迟倒相电路10-40的各输入端B的，然而，参考电压Vr不必一定要从外界加入，也可以在延迟倒相电路10-40内部各自产生；(c)延迟倒相电路10-40各级都是采用双极晶体管的，然而，也可以采用MOS(金属氧化物半导体)晶体管之类构成的CMOS(互补金属氧化物半导体)门电路；(d)延迟电路40b中的充电部40c和放电部40d的电路结构和时常数并不局限于在说明这些实施例时所列举的那些值，可以选用任何其他组合的值，只要放电时常数为延迟倒相电路10等中的放电时常数的1/2；(e)延迟倒相电路10等并不局限于图2(a)和2(b)中所示的电路，可以使用任何其他电路，只要可以将输入信号的逻辑电平倒相和延迟时间可由延迟控制电压Vc控制。
如以上详细说明的那样，在这些实施方式中都配置了一个从第二逻辑电平转为第一逻辑电平的延迟时间缩短为第一延迟电路中的1/2的第二延迟电路。这样，第二倒相电路和第二延迟电路校正了第二延迟电路输出的振荡信号的占空系数，从而能使第二延迟电路输出的振荡信号的占空系数保持在几乎为50％。
第六实施方式是配置一个使振荡电路环输出信号的逻辑电平翻转而输出振幅限制为输入VCO的信号的1/2的第一倒相电路。第一延迟电路输出一个按照逻辑电平在为振荡电路环输出信号的1/2的输出振幅之间变化的延迟信号，因此，从第二逻辑电平转为第一逻辑电平的延迟时间缩短为从第四逻辑电平转为第三逻辑电平的1/2。因此就能象第一至第五实施方式那样使振荡信号的占空系数保持在几乎为50％。
由此可见，所说明的本发明可在各方面加以修改，这些情况并不偏离本发明的精神和范围。对于熟悉本技术领域的人员来说，所有这类修改都是显而易见的，因此都应属于所附权利要求规定的本发明的专利保护范围。
权利要求
1.一种包括至少是四个的偶数个延迟倒相电路、振荡频率可控的压控振荡器，其特征是其中每个延迟倒相电路包括一个输入端，用来接收一个电平在预定范围内的输入信号；一个参考端，用来接收一个值在预定范围内的参考信号；一个控制端，用来接收一个控制信号；一个倒相电路，用来根据输入信号的逻辑电平是否超过参考信号使输入信号翻转为第一逻辑电平或第二逻辑电平；以及一个延迟电路，用来接收经倒相电路翻转的信号，在信号从第一逻辑电平转为第二逻辑电平时输出电平在预定范围以恒定时常数随着改变的信号，其中这些延迟倒相电路的最后一级延迟倒相电路在信号从第二逻辑电平转为第一逻辑电平时输出电平在预定范围内以由控制信号决定的可变时常数的二分之一的时常数随着改变的信号，而其他延迟倒相电路连接成一个环，各自在信号从第二逻辑电平转为第一逻辑电平时输出电平在预定范围内以由控制信号决定的可变时常数随着改变的信号。
2.一种按权利要求1所提出的压控振荡器，其中连接成环的所述延迟倒相电路的每一级中的所述延迟电路包括一个由倒相电路翻转为第二逻辑电平的信号充电、输出以恒定时常数随着改变的信号的第一充电部，以及一个受控制信号控制、在信号被倒相电路翻转为第一逻辑电平时按照控制信号泄放充在第一充电部的电荷的第一放电部。
3.一种按权利要求2所提出的压控振荡器，其中所述最后一级延迟倒相电路包括一个由倒相电路翻转为第二逻辑电平的信号充电、输出以恒定时常时或以可变时常数的二分之一的时常数随着改变的信号的第二充电部，以及一个受控制信号控制、在信号被倒相电路翻转为第一逻辑电平时按照控制信号泄放充在第二充电部的电荷的第二放电部。
4.一种按权利要求3所提出的压控振荡器，其中所述第二充电部的电容量等于所述第一充电部的电容量，而所述第二放电部以是所述第一放电部放电速度的两倍的速度泄放充在所述第二充电部的电荷。
5.一种按权利要求3所提出的压控振荡器，其中所述第二充电部的电容量是所述第一充电部的电容量的二分之一，而所述第二放电部以等于所述第一放电部放电速度的速度泄放充在所述第二充电部的电荷。
6.一种包括至少是四个的偶数个延迟倒相电路、振荡频率可控的压控振荡器，其特征是其中每个延迟倒相电路包括一个输入端，用来接收一个电平在预定范围内的输入信号；一个参考端，用来接收一个值在预定范围内的参考信号；一个控制端，用来接收一个控制信号；其中这些延迟倒相电路中的最后一级延迟倒相电路包括一个根据信号的逻辑电平是否超过参考信号将信号翻转为预定范围的二分之一内的第一逻辑电平或第二逻辑电平的第一倒相电路和一个接收经第一倒相电路翻转的信号、在信号从第一逻辑电平转为第二逻辑电平时输出电平在预定范围的二分之一内以恒定时常数随着改变的信号而在信号从第二逻辑电平转为第一逻辑电平时输出电平在预定范围的二分之一内以由控制信号决定的可变时常数随着改变的信号的第一延迟电路；以及其他连接成一个环的那些延迟倒相电路每个都包括一个根据信号的逻辑电平是否超过参考信号将信号翻转为预定范围内的第三逻辑电平或第四逻辑电平的第二倒相电路和一个接收经第二倒相电路翻转的信号、在信号从第三逻辑电平转为第四逻辑电平时输出电平在预定范围内以恒定时常数随着改变的信号而在信号从第四逻辑电平转为第三逻辑电平时输出电平在预定范围内以由控制信号决定的可变时常数随着改变的信号的第二延迟电路。
7.一种控制包括一个由至少是三个的奇数个延迟倒相电路组成的振荡电路环和一个与振荡电路环连接的延迟倒相器的压控振荡器的方法，所述方法包括下列步骤接收一个电平在某个范围内的信号；接收一个值在所述范围内的参考信号；接收一个控制信号；在振荡电路环内，根据信号的逻辑电平是否超过参考信号将信号翻转为在所述范围内的第一逻辑电平或第二逻辑电平；接收经翻转的信号；在信号从第一逻辑电平转为第二逻辑电平时从振荡电路环输出电平在所述范围内以恒定时常数随着改变的信号，而在信号从第二逻辑电平转为第一逻辑电平时从振荡电路环输出电平在所述范围内以由控制信号决定的可变时常数随着改变的信号；在延迟倒相器中，接收振荡电路环输出的信号，根据信号的逻辑电平是否超过参考信号将信号翻转为第一逻辑电平或第二逻辑电平；以及在信号从第一逻辑电平转为第二逻辑电平时输出电平在所述范围内以恒定时常数随着改变的信号，而在信号从第二逻辑电平转为第一逻辑电平时输出电平，在所述范围内以由控制信号决定的可变时常数的二分之一的时常数随着改变的信号。
全文摘要
本发明所提出的具有一个振荡电路环的压控振荡器可以输出占空系数即使在高频率也能接近50%的振荡。振荡电路环中的每个延迟倒相电路在输入信号从高电平变为低电平时使输出信号延迟一段恒定延迟时间tr从低电平变为高电平,而在输入信号从低电平变为高电平时使输出信号延迟一段由延迟控制电压Vc决定的可变延迟时间tf从高电平变为低电平。振荡电路环的输出信号加到另一个延迟倒相电路上。
文档编号H03B5/00GK1190285SQ9712120
公开日1998年8月12日 申请日期1997年10月28日 优先权日1997年2月7日
发明者龟井孝浩 申请人:冲电气工业株式会社