专利名称：反相放大电路的制作方法
技术领域：
本发明涉及一种反相放大电路，特别涉及具有从第一级到最后一级串连的奇数个CMOS反相器的反相放大电路。最后一级CMOS反相器的输出通过反馈电容器反馈给第一级的输入。输入电压通过一输入电容器输入给第一级CMOS的输入。
这一类型的反相放大电路的优点是在进行模拟电压计算时适于把输入电压以可驱动性、高精确性和良好的线性转换为输出。本发明的发明人已经为这种反相放大电路适用的、具有大量的采样和保持电路、乘法电路及加法电路的蜂窝式移动通信开发出了匹配的滤波器。
图23表示一种传统的反相放大电路。反馈电容器CF连接在由奇数个CMOS反相器串联构成的反相电路I的输出和输入之间。反相电路I的输出通过开关SW7连接到电容器CF，且其输入连接到输入电容器CI。模拟输入电压AIN通过由时钟CLK控制的开关SW4连接到CI。开关SW8通过开关SW3连接在SW4和CI之间，使得CF被SW2短路。开关SW8把刷新电压VREF或接地电压连接到SW3。在刷新时选择VREF，并在为防止电能消耗的休眠方式时选择接地电压。当刷新时，SW2和SW3都闭合，并且SW8选择VREF，使得VREF加到CI的输入，CF被短路。VREF等于反相器电路的阈值电压Vd/2(Vd反相器的供电电压)，于是Vd/2是当CF短路时在反相器电路I的输入产生的。不仅CF而且CI的输入和输出电压彼此相等。残余电荷被删除，因而也消除了由于残余电荷所引起偏移电压，故计算非常精确。反相器电路的输入通过SW1连接到SW8。当休眠方式时，SW1闭合，SW7连接到SW8，而SW8与地连接，这时反相器的输入与地连接。SW2被打开，反相器的电量消耗被停止。
以上的反相放大电路计算精确，并且耗电量低。然而，人们还希望有电耗更低以及体积更小的电路。
图24表示日本专利公报07-094957中提出的一种反相放大电路。在这电路中，与图23中类似的部分用相同的标号标出，且对它们的说明从略。反相器电路I由串连的I51到I53三个CMOS反相器组成。电阻器R和电容器Cm连接在第一和第二级I51和I52之间，通过其相位补偿功能用来防止意外的不稳定振荡。存在的问题是，当每一CMOS的nMOS和pMOS的阈值由于生产误差而不同时，输出电压AOUT有偏移电压发生。
本发明的提出是为了解决这一常见的问题，并以提供低功耗和高精确性的反相放大电路为目的。
根据本发明的反相放大电路具有用于把反相电路的输入与接地电压连接起来的一个休眠开关。
图1是根据本发明的第一实施例的电路图。
图2是第二实施例的电路图。
图3是第三实施例的电路图。
图4是第四实施例的电路图。
图5是以上实施例中反相器电路的电路图。
图6表示另一个反相器的电路。
图7表示第五实施例。
图8是图7中开关的电路图。
图9是图8中的开关的变种的电路图。
图10表示另一开关。
图11表示图10中的开关的一个变型。
图12是第六实施例的电路图。
图13表示第七实施例。
图14表示第八实施例。
图15表示第九实施例。
图16表示第十实施例。
图17表示用于提供休眠信号的门电路。
图18表示图17电路的一个变型。
图19表示第十一实施例。
图20表示第十二实施例。
图21表示第十三实施例。
图22表示第十四实施例。
图23表示传统的反相放大电路。
图24表示另一个传统的电路。
图1表示反相放大电路的第一实施例。其中提供了具有奇数个CMOS反相器的反相器电路I，典型情形是三个CMOS反相器。电路I的一个输出通过反馈电容器CF连接到其输入。输入电容器CI连接到I的输入，且输入电压AIN通过开关SW4连接到CI。开关SW4由时钟CLK控制。
刷新开关SW2连接到CF的相对的端子上，使得CF的电荷由于CF短路而被消除。然后，当SW2闭合时反相器短路I的输入和输出被短路，于是在I的输入和输出出现反相器电路的阈值电压。刷新电压VREF通过刷新开关SW3连接到CI的一个输入端上。对CI的输入和输出加相同的电压。消除了CI中的电荷。阈值电压设定为供电电压Vd的一半，即Vd/2。刷新开关由刷新信号REF控制。此外，当电路处于刷新模式时，开关SW1被开路。
与地连接的休眠开关SW1连接到反相器电路的一个输入端上。当SW1闭合时接地电压通过SW1到达I的输入。反相器电路变为饱和区，于是防止了电流通过CMOS，停止了电能的消耗。开关SW1由休眠信号SLP控制。另外，当电路处于休眼模式时，开关SW2被开路。
通过省去传统电路中的开关SW7简化了电路。降低了电路的尺寸和生产的成本，并提高了生产量。另外，也可向休眠开关提供供电电压Vd而不是地电位。
图2表示第二实施例，其中与图1类似的部分由相同的标号标出，且对其说明从略。除了图1的电路之外，在反相器电路I与反馈电容器的输出之间装有开关SW5。当休眠方式时开关SW5被打开，使得反相器电路I的输出从用于输出反相放大电路的模拟输出电压AOUT的输出断开。对于这一反相的控制逻辑，休眠信号通过反相器IC供给。当休眠方式时I的输出为Vd。这一电压并不传送到反相放大电路之后的电路中，从而使得这些电路不会受到电压Vd的影响。连接到休眠开关的也可以是供电电压而不是接地电压。
图3表示第三实施例，其中与图1类似的部分由相同的标号标出，且对其说明从略。在反相器电路I的输入和输入电容器的输出之间装有开关SW6而不是图1的休眠开关。开关SW6把反相器电路的输入连接到CI的输出或接地。当休眠时选择接地，使得反相器电路I的输入在反相放大电路之前从电路中断开。连接到反相器电路的接地电压不会传送到电路中，使得这些电路不受接地电压的影响。图3中电容器CF的输入连接在CI与SW6之间，然而它也可以连接到SW6和反相器电路之间。由于图3中电容器CI和CF是直接连接的，其优点是这些电容器在集成电路中可以相邻排布。
图4表示第四实施例，其中与图1类似的部分由相同的标号标出，且对其说明从略。两个开关SW5和SW6都用来防止对反相放大电路之前和之后的电路的影响。
图5示例性地表示出用于以上实施例中的反相器电路I。反相器电路I有三个串连的CMOS反相器INV1，INV2，INV3。向第二反相器连接有由电容器CC和MOS电阻器MR串连组成的相位补偿电路。该相位补偿电路增加了由反相器电路I和反馈电容器CF组成的反馈系统的相位容限。接地电容器连接到第三级反相器INV3的输出，用来通过降低高频成分而防止意外的不稳定振荡。
图6表示另一反相器电路。在第一级INV1和第二级INV2之间接有CMOS电阻器CMR。在第三级反相器INV3的输入和输出之间连接有一相位补偿电路。该相位补偿电路由串连的电容器CC和电阻器R组成。相位补偿电路增加了由反相器电路I和反馈电容器CF组成的反馈系统的相位容限。
图7表示第五实施例，其中与图1类似的部分由相同的标号标出，且对其说明从略。三个输入与一个输出的开关SW71连接到输入电容器的输入，且两个输入与一个输出的开关SW72连接在第一和第二反相器INV1和INV2之间。类似于图5的电路，在反相器INV2的输入和输出之间连接有相位补偿电路。开关SW2在刷新模式和休眼模式下均闭合。
如图8所示，开关SW71由信号SEF和SLP控制，使得当SLP为真时输入接地，当RFE为真时接Vref，否则接AIN。由于当开关SW2闭合时反相电路I的输入为地电位，故开关SW71可以省去。
如图10所示，开关SW72由SLP控制，使得当SLP为真时输入接地，不然就接INV1的输出(由Vi4表示)。当SLP为真时SW71也接地。CMOS反相器INV1到INV3变为饱和区，使得电能消耗停止。
图9表示开关SW71的一个变型。这里，连接到SW71的输入的不是地而是供电电压Vd，但获得了类似的效果。图11表示开关SW72的一个变型，其输入连接到供电电压Vd而不是接地。开关SW71和SW72具有对应的极性。图8和图10的电路彼此对应，且图9和图11彼此对应。
图12表示第六实施例，其中与图7类似的部分由相同的标号标出，且对其说明从略。具有两个输入端与一个输出端的开关SW72连接在第二和第三反相器INV2和INV3之间，也获得了类似的效果。至于开关的极性，当开关SW71接地时SW72连接到Vd，当开关SW71连接到Vd时SW72接地。开关SW2在刷新模式和休眼模式下均闭合。
图13表示第七实施例，其中与图7类似的部分由相同的标号标出，且对其说明从略。开关SW72连接到第三反相器INV3的输出，也获得了类似的效果。至于开关极性，当开关SW71接地时SW72接地，当开关SW71连接到Vd时SW72连接到Vd。
图14表示第八实施例，其中与图7类似的部分由相同的标号标出，且对其说明从略。开关SW72连接到反相器INV1的输入，也获得了类似的效果。至于开关极性，当开关SW71接地时SW72连接到Vd，当开关SW71连接到Vd时SW72接地。
图15表示第九实施例，其中与图7类似的部分由相同的标号标出，且对其说明从略。代替INV1的是一个连接在CI与INV2之间的NOR门电路G9。门电路G9接收CI和SLP的输出，使得当SLP为真即不是休眠方式时把CI的输出反相。当SLP为真时门电路G9输出“0”，使得把INV2的输入接地。门电路把基本上等于Vd的CI输出的小的电压变化反相。可使用任何与门电路G9等价的门电路，且第二和第三反相器INV2和INV3的一个或两个可由门电路代替。与上面类似，门电路G9的输出应当具有对应于图8和图9电路的极性。当INV1或INV3由G9代替时，使用图8的开关SW71。当INV2由G9代替时，使用图9的开关。通过使用门电路省去了休眠方式开关，从而电路的尺寸变得较小。
图16表示第十实施例，其中与图7类似的部分由相同的标号标出，且对其说明从略。代替INV1的是一个NAND门电路G10连接在CI与INV2之间。门电路G9接收CI和SLP的输出，使得当SLP为真即不是休眠方式时把CI的输出反相。当SLP为真时门电路G10输出“1”，使得把INV2的输入接Vd。门电路把基本上等于Vd的CI输出的小的电压变化反相。可使用任何与门电路G10等价的门电路，且第二和第三反相器INV2和INV3的一个或两个可由门电路代替。与以上类似，门电路G10的输出应当具有对应于图8和图9电路的极性。通过使用门电路省去了休眠方式开关，从而电路的尺寸变得较小。
图17表示产生休眠方式控制信号的电路。该电路具有用来接收SLP和REF反相的AND门电路G11。当REF为假时，输出等于SLP的信号SLP’，并当REF真时，SLP’总为“0”。意即，休眠信号SLP’优先于刷新信号。如果休眠信号从REF独立地产生，则无故障地执行休眠操作。
图18表示另一SLP’电路。其中装有用于接收SLP和REF的OR门电路G12。如果当刷新和休眠两种方式时CI和CMOS反相器两者都接地，则这一电路是有优点的。
图19表示第十一实施例，其中与图7类似的部分由相同的标号标出，且对其说明从略。CMOS反相器INV1到INV3分别由pMOS和nMOS晶体管P11和N11，P12和N12以及P13和N13构成。CI的输出只连接到nMOS N11的门，而不连接到pMOS P11。INV1的输出只连接到nMOSN12的门，而不连接到pMOS P12，INV2的输出只连接到nMOS N13的门，而不连接到pMOS P13。pMOS P11到P13在它们的门连接到公共偏压VB。
当VB不变时，P11到P13的功能是在漏极和源极之间具有恒流的恒流源。电流按VB变化而变化。nMOS中的压降能够被改变，以便降低偏移电压。
表1表示图24电路的nMOS和pMOS阈值电压以及偏移电压之间的关系，以及偏移电压和偏电之间的关系。
表1偏移电压和偏压
从表1可知，典型的阈值-2.5mV被偏压降低到-0.10mV。当nMOS的阈值为高时363mV的偏移电压被降低到0.50mV，当pMOS的阈值为高时-361mV的偏移电压被降低到0.02mV。偏移电压几乎被偏压消除。表1中的状态的偏压从上到下为1.520V，2.176V和0.478V。
MOS电阻对于相位补偿电路的作用可通过pMOS从源极到漏极可变的电流获得。意即，相位补偿电路可以比较小或省去。
图20表示第十二实施例，其中与图19类似的部分由相同的标号标出，且对其说明从略。pMOS和nMOS之间的关系被反相。模拟输入电压AIN输入到pMOS的门P21，P21的输出被输入到P22的门，且P22的输出被输入到P23。VB被公用输入到N21，N22和N23的门。
当VB不变时，N21到N23的作用是作为具有漏极和源极之间的恒流的一个恒流源。电流随VB的变化而变化。pMOS的压降可被改变，以便降低偏移电压。
图21表示第十三实施例，其中与图19类似的部分由相同的标号标出，且对其说明从略。第一和第二CMOS反相器INV1和INV2类似于图19中的反相器。第三CMOS反相器INV3类似于图24中的CMOS反相器。这一实施例中最后一级的反相器的动态范围增加到比图10和20的电路要宽。
图22表示第十四实施例，其中与图19类似的部分由相同的标号标出，且对其说明从略。除了图19中的电路之外还装有开关SWB。开关SWB接收VB和Vd，用于交替地把VB或Vd输入到pMOS的门p41到p43。当连接Vd时，pMOS不导通且电能被切断。
另外，还可以使用nMOS来代替pMOS作为图22电路中的恒流源。
权利要求
1.一种反相放大电路，包括一个具有一个输入端和一个输出端的反相电路，该反相电路包括奇数个串联连接的CMOS反相器；一个被连接成具有一个输入端和一个输出端的反馈电容，该反馈电容被连接在上述反相电路的输入端和输出端之间；一个具有一个输入端和一个输出端的输入电容，该输入电容的输出端与上述反相电路的输入端相连，用于将一个输入电压输入到上述的反相电路中；一个连接在上述反馈电容的输入端和输出端之间的第一刷新开关，用于在刷新模式下使上述的反馈电容短路；一个与上述的输入电容相联的第二刷新开关，用于在刷新模式下将一个等于上述反相电路阈值电压的电压输入到上述反相电路的输入端，以及一个第一休眠开关，用于在休眠模式下将一个第一休眠电压连接到上述反相电路中的一个CMOS反相器的信号端上。
2.如权利要求1所述的反相放大电路，其中，上述的第一休眠开关与第一级上述的CMOS反相器的输入端相连，也就是说，上述的第一休眠开关与上述反相电路的输入端相连。
3.如权利要求1所述的反相放大电路，其中，上述的第一休眠电压是地电压。
4.如权利要求1所述的反相放大电路，其中，上述的第一休眠电压是电源电压。
5.如权利要求1所述的反相放大电路，还包括一个第一截止开关，该开关连接在上述反相电路的输出端和上述反馈电容的输出端之间，在休眠模式时该开关被开路。
6.如权利要求1所述的反相放大电路，还包括一个第二截止开关，该开关在休眠模式下将上述反相电路的输入端有选择地与一个饱和电压或者与上述输入电容的输出端相连。
7.如权利要求1所述的反相放大电路，其中，上述的饱和电压是地电压。
8.如权利要求1所述的反相放大电路，其中，上述饱和电压是电源电压。
9.如权利要求1所述的反相放大电路，还包括一个与上述输入电容的输入端连接的第二休眠开关，用于在休眠模式下将一个第二休眠电压加到上述的输入电容上；上述的第一、第二休眠电压与上述CMOS反相器的信号端和上述输入电容的输入端之间的极性关系相对应。
10.如权利要求9所述的反相放大电路，其中所述的第一休眠开关连接到最后一级上述的CMOS反相器的输出端上，也就是说，上述的第一休眠开关与上述反相电路的输出端相连。
11.权利要求10所述的反相放大电路，其中，上述的第一和第二休眠电压为地电压。
12.如权利要求10所述的反相放大电路，其中，上述的第一和第二休眠电压为电源电压。
13.如权利要求10所述的反相放大电路，其中，上述的CMOS反相器中的一个或多个被逻辑门取代。
14.如权利要求1所述的反相放大电路，其中，上述的休眠开关由一个流过一个门电路的休眠电压所控制，在休眠期间，上述门电路将使该休眠电压无效。
15.如权利要求1所述的反相放大电路，其中，每个上述的CMOS反相器均由一个由pMOS晶体管和nMOS晶体管形成的串联电路所取代，每个串联电路中一个相同极性的晶体管的栅极被连接到上述的输入电容上，每个串联电路中的另一个晶体管的栅极被连接到一个可变偏置电压上。
16.如权利要求1所述的反相放大电路，其中，除最后一级CMOS反相器以外的其他CMOS反相器均由一个由pMOS晶体管和nMOS晶体管形成的串联电路所取代，每个串联电路中一个相同极性的晶体管的栅极被连接到上述的输入电容上，每个串联电路中的另一个晶体管的栅极被连接到一个可变偏置电压上；上述的最后一级CMOS反相器的栅极连接到nMOS晶体管和pMOS晶体管的连接点上。
17.如权利要求16所述的反相放大电路，其中所述的偏置电压可以是一个使与该偏置电压相连的晶体管截止的饱和电压。
18.如权利要求1和16所述的反相放大电路，还包括一个振荡防止电路，用于防止由上述的反相电路和反馈电容构成的反馈系统中有害的或不稳定的振荡。
19.如权利要求18所述的反相放大电路，其中所述的振荡防止电路包括串联连接的一个电阻和一个电容，该振荡防止电路连接在上述输入电容与之相连的晶体管的栅极和源极之间。
20.如权利要求19所述的反相放大电路，其中所述的电阻为一个MOS电阻。
21.如权利要求18所述的反相放大电路，其中所述的振荡防止电路连接在接有输入电容上述晶体管和最后一级之外的其他一个或多个CMOS反相器或晶体管之间。
全文摘要
本发明为一种反相放大电路,能以良好的线性输出输入信号的反相信号。该反相放大电路具有:一个反相电路、一个反馈电容、一个输入电容、一个第一刷新开关、第二刷新开关和一个休眠开关。一个休眠电压通过上述休眠开关输入到反相电路上,使电能消耗降为最低。
文档编号H03F1/30GK1201292SQ9810955
公开日1998年12月9日 申请日期1998年6月2日 优先权日1997年6月2日
发明者周长明, 寿国梁, 林胜民, 佐藤雄一, 陈杰 申请人:株式会社鹰山