专利名称：高速和高增益运算放大器的制作方法
技术领域：
本发明涉及用于诸如高性能模/数转换器的高性能开关电容模拟电路中的高速和高增益运算放大器的设计。运算放大器是模拟电路的最重要的建设模块。对于宽带无线系统中高性能模/数转换器来说，运算放大器设定了其速度和精度限制。
运算放大器是大多数电压型模拟电路的心脏。它们通常指导开关电容(SC)电路的运算速度和精度。在SC电路中它们还消耗很大地能量。高性能模/数(A/D)转换器通常利用SC电路工艺。因此，运算放大器的性能确定了A/D转换器的性能。
对于SC电路来说，负载是纯电容的。通常单级的运算跨导放大器(OTA)优于多级的运算放大器。在OTA中，电容性负载用来产生单一支配极，它通常产生高一致增益带宽。直流增益通常是稳定的但可通过共阴共栅而得到改进。对于多级运算放大器，内部密勒电容以及间或的电阻被用来使电极分离并可独立于负载引入用于补偿相位滞后和频响的零值。但是均一增益带宽通常低于单级的OTA，尽管由于共阴共栅了多级使直流增益较高。对于高速A/D转换器来说，通常单级结构是优选的，它可以达到一个单级的设定并具有非常宽的带宽。但增益对于高精度A/D转换器来说并不足够。
在诸如US-A-749956的实例中示出用于MOS积分电路的全差分运算放大器，如在此文件的图5所示，该运算放大器在P支路具有一个共阴共栅的晶体管对，而在N支路具有一个共阴共栅的晶体管对。
本发明的目的是在不损失速度的情况下提高增益，这一目的是通过在诸如高性能模/数转换器的高性能开关电容模拟电路中设置一个高速和高增益运放来达到的。本发明的运放是单级运算跨导放大器型的，它具有单一共阴共栅的N型晶体管和双共阴共栅的P型晶体管。参照对比文件来看，应当是在N和P分支中的单一共阴共栅放大器。本发明还可以包括一个时间连续的共模反馈。以本发明的此种设计，高速和高增益可以大相位余裕保证稳定的方式来保持。
图1是本发明的运算跨导放大器OTA的示意图2是根据实施例的共模反馈电路的示意图3示出根据本发明的OTA的模拟频响。
图1所示的运放为一个折叠共阴共栅OTA。与常规OTA不同，在P分支中用了一个双共阴共栅放大器，以增加增益而无速度损失。
晶体管M0和M1是输入器件，晶体管M12为它们提供偏置电流。输入信号Vin+和Vin-分别加到晶体管M0和M1的栅极。晶体管M2和M3是P分支的偏置晶体管。晶体管M4和M5是P分支中的第一级联晶体管对，晶体管M10和M11是P分支中的第二级联晶体管对。晶体管M6和M7是N分支的偏置晶体管，与此同时，它们提供一个装置以通过在共模反馈电路中产生的信号CMFB控制共模分量。晶体管M8和M9是N分支中的共阴共栅晶体管对。Vout+和Vout-是全差分输出。Vbias0是晶体管M12的偏压，Vbias1为晶体管M8和M9的偏压，Vbias2为晶体管M10和M11的偏压，而Vbias4为晶体管M2和M3的偏压。AVCC和AVSS分别为具有5V和0V的电源电压。
图1所示的本发明的运放为一单级OTA型运放，且均一带宽为
其中，gmin为输入晶体管M0和M1的跨导，而CL为OTA的负载电容。
假定在共阴共栅晶体管源极上形成的寄生极的频率大于支配级频率，则由单一极确定结果。在均一增益缓冲结构中的设定差是由B.Kamth，R.Meyer和P.Gray在IEEE年鉴《分立元件电路》1974年12月SC-9卷第347-352页的文章“Relationship Between frequencyresponse and settling time of operational amplifiers”中有所总结
其中ADC为运放的直流增益。假定要12位的精度，则运算放大器需要以12位精度在半时钟采样同期内设定，其关系为
因此
其中T为采样周期，fsample为采样率。均一增益带宽必须比采样率大3倍以确保12位设定精度。
考虑在不同时钟相位OTA的寄生极和其不同的周边配置，需要使均一增益带宽比采样率至少大六倍。假定采样率为50MHz，则均一增益带宽应在300MHz以上。
负载电容越小，均一增益带宽将越大。但使用小负载电容会有两个相反结果。热噪声功率和其它噪声功率与采样电容成反比。另外，如果非支配极并不远离与负载电容成反比的支配极，非支配极则可以减少相位余裕。因此，负载电容将选2-4PF。以此大采样电容，如果峰值输入信号大于0.5V，则热噪声并不限制12位的动态范围。
作为一个通用规则，对于SC应用相位余裕应大于45度。以此大负载电容，易于保证此相位余裕。
精度直接与OTA的直流增益和其容性周边配置相关。假定需要12位精度，直流增益的粗略估计如下ADC＞2·212＝78dB。
考虑设计余裕，直流增益需大于78+3＝81dB。为达到此高增益，需要采用共阴共栅工艺。由于PMOS晶体管的增益和输出电阻明显小于NMOS晶体管的增益和输出电阻，则在上分支要用如图1所示的双共阴共栅结构。直流增益为
ADC＝gmin(r06·AM8||r02·AM4·AM10)
其中r06和r02分别为晶体管M6和M2的输出电阻，Am8、Am4和Am10分别为晶体管M8、M4和M10的增益。缺点是输出电压范围受限。但它可以减少电压抖晃以减少由于采样所引起的失真。由于NMOS晶体管中漂移动率在某个CMOS处理过程中大于PMOS晶体管中的4倍，使其模电压尽可能低是个好选择以减小NMOS开关的导通电阻。共模电压设为2V，输出电压抖晃超过+/-1.2V，而不会使特性变差。
图2所示的是共模反馈电路，晶体管M35和M36是共模反馈电路的输入器件，其栅极分别接输入电压Vin+和Vin-，它是图1的运算放大器的全差分输出Vout+和Vout-。晶体管M33和M34为输入器件M35和M36提供偏置电流。电阻I37和I38用于在晶体管M66的栅极产生全差分输入电压中的共模电压。注意，共模电压由于晶体管M35和M36的栅-源电压而为电平位移的共模电压。共模输入电压Vcm经晶体管M38加到晶体管M67的栅极，并由晶体管M39的栅-源电压电平位移。晶体管M40为晶体管M39提供偏流。在差分对M66和M67上所加的电压差，即全差分信号中的电平位移共模电压和电平位移的共模电压被用于产生在图1的运放中所用的共模控制信号CMFB。晶体管M68和M69是差分晶体管对M66和M67的负载，且晶体管M69中的电流用于经信号CMFB控制图1的运放中的共模电压。晶体管M64是差分对M66和M67的偏置晶体管，而晶体管M65是M64的共阴共栅晶体管。Vbias0为晶体管M33、M34和M40的偏压。Vbias3为M65的偏压，而Vbias4为M64的偏压。AVCC和AVSS分别为具有5V和0V的电源电压。
为了验证性能，在CADENCE平台进行SPICE模拟。用一个直流工作点的最佳化来区分优先次序，使电路对工作的变化不那么敏感。最佳化这样进行，使有足够的源-漏电压来保证所有的晶体管处在饱和区，甚至当阈值电压和晶体管尺寸上有明显变化时仍如此。模拟的结果如图3所示，其中示出了幅度和相位响应。
为了检查电路的稳定性，偏置电流改变20％，且输入和输出共模电压从1.8变到2V。在所有这些改变中，直流增益大于83dB，均一增益带宽大于400MHz，如图3所示，对4PF的电容来说，相位余裕约为60度。OTA的特性如表1中的总结。
表1OTA特性总结
尽管前面的描述包括了多个细节和说明，但应理解，这些仅仅是用来说明本发明用的，并且不是用于对本发明加以限制。在不脱离本发明精神和所要求的权利保护范围内，对本领域的普通技术人员来说有许多变型是显而易见的。
权利要求
1.在诸如高性能的模/数转换器的高性能开关电容器模拟电路中所用的折叠栅-阴运算放大器结构中用于N和P分支非对称共阴共栅放大器的方法，其特征在于在分支中用多个共阴共栅的器件，其中这些器件是低增益的。
2.如权利要求1的方法，其特征在于在折叠栅-阴运放结构中多用一个共阴共栅器件。
3.如权利要求2的产生用于在单一共阴共栅NMOS电流源对(M6、M8和M7、M9)中NMOS电流源晶体管对(M6和M7)的控制信号的方法，其特征在于控制信号含有在全差分输出信号中的共模分量的信息。
4.一种用于折叠栅阴运算放大器结构中的N和P分支非对称共阴共栅放大器的装置，其特征在于提供加给NMOS对(M0和M1)的全差分输入信号，其中信号通过一个双共阴共栅PMOS对(M4和M5、M10和M11)，且通过以单一共阴共栅NMOS电流源对(M6、M8和M7、M9)确定信号来提供全差分输出信号。
5.如权利要求4的装置，其特征在于NMOS晶体管(M12)被用来向所述NMOS对(M0和M1)提供偏置电流，其中PMOS晶体管对(M2和M3)被用来向双共阴共栅PMOS对(M4和M5、M10和M11)提供偏置电流，且其中的控制信号用于偏置所述单一共阴共栅NMOS电流源对(M6、M8和M7、M9)中的NMOS电流源晶体管对(M6和M7)。
6.一种用于产生用在单一共阴共栅NMOS电流源对(M6、M8和M7、M9)中的NMOS电流源晶体管对(M6和M7)中的控制信号的装置，其特征在于提供加到NMOS对(M35和M36)的来自用于实现折叠共阴共栅运放的装置的全差分信号，其中提供电阻对(I37和I38)用于一个与加到所述NMOS对(M35和M36)上的全差分信号的和成正比的信号，提供要加到PMOS对(M66和M67)的被NMOS晶体管(M39)电平位移的所述信号和共模基准信号(Vcm)，其中两个二极管连接成的NMOS晶体管(M68和M69)用作所述PMOS对(M66和M67)的负载，且在NMOS负载晶体管(M69)之一的漏极产生控制信号。
7.如权利要求6的装置，其特征在于NMOS晶体管对(M33和M34)提供用于所述NMOS对(M35和M36)的偏置电流，NMOS晶体管(M40)提供用于所述NMOS晶体管(M39)的偏置电流，提供PMOS晶体管(M64和M65)以形成一个共阴共栅电流源并向所述PMOS对(M66和M67)提供偏置电流。
全文摘要
本发明涉及用在诸如高性能开关电容器模拟电路中的高速和高增益运放的设计。通过将单级运算跨导放大器设计成对N型三极管(M8、M9)以单一共阴共栅放大器而对P型晶体管(M4、M5和M10、M11)以双共阴共栅放大器的方式来增加增益而不损害速度。本发明还包括时间连续共模反馈。以本发明的设计,可保持高速高增盖,并以大相位余裕保证其稳定性。
文档编号H03F3/45GK1262811SQ98806959
公开日2000年8月9日 申请日期1998年7月8日 优先权日1997年7月8日
发明者N·谭 申请人:艾利森电话股份有限公司