压脉冲电压产生电路在外部时钟信号的驱动下产生高压电平等于2倍Vcc，低压电平等于Vcc的高压脉冲信号，所述脉冲转直流电路把高压脉冲信号转换成直流高压信号。
[0026]进一步，所述高压脉冲电压产生电路包括第三反相器、第四反相器、第五反相器、第一数字缓冲器、第一电容器、第二电容器、第十四NMOS晶体管和第十五NMOS晶体管，所述脉冲转直流电路包括第十三PMOS晶体管、第十四PMOS晶体管和大容量电容器；所述第三反相器的输入端和第一数字缓冲器的输入端连接在一起后连接外部时钟信号，第三反相器的输出端连接第五反相器的输入端，第一数字缓冲器的输出端连接第四反相器的输入端，第四反相器的输出端产生第一内部时钟信号，第五反相器的输出端产生第二内部时钟信号，第一内部时钟信号连接到第一电容器的下极板，第二内部时钟信号连接到第二电容器的下极板，第三反相器、第四反相器、第五反相器和第一数字缓冲器均为CMOS逻辑电路并且供电电压都为Vcc，第一电容器的上极板连接第十四NMOS晶体管的源极，第二电容器的上极板连接第十五NMOS晶体管的源极，第十四NMOS晶体管的源极连接第十五NMOS晶体管的栅极，第十五NMOS晶体管的源极连接第十四NMOS晶体管的栅极，第十四NMOS晶体管和第十五NMOS晶体管的漏极连接在一起后接外部直流供电电压Vcc，在第一电容器的上极板产生第一高压脉冲信号连接到第十三PMOS晶体管的漏极，在第二电容器的上极板产生第二高压脉冲信号连接到第十四PMOS晶体管的漏极，第十三PMOS晶体管的栅极连接第十四PMOS晶体管的漏极，第十四PMOS晶体管的栅极连接第十三PMOS晶体管的漏极，第十三PMOS晶体管和第十四PMOS晶体管的源极连接在一起后连接大容量电容器的上极板并输出直流高压信号，大容量电容器的下极板接外部直流供电电压Vcc。
[0027]进一步，所述高压脉冲电压产生电路包括第三反相器、第四反相器、第五反相器、第一数字缓冲器、第十六NMOS晶体管、第十七NMOS晶体管、第十四NMOS晶体管和第十五NMOS晶体管，所述脉冲转直流电路包括第十三PMOS晶体管、第十四PMOS晶体管和第十八NMOS晶体管；所述第三反相器的输入端和第一数字缓冲器的输入端连接在一起后连接外部时钟信号，第三反相器的输出端连接第五反相器的输入端，第一数字缓冲器的输出端连接第四反相器的输入端，第四反相器的输出端产生第一内部时钟信号，第五反相器的输出端产生第二内部时钟信号，第一内部时钟信号连接到第十六NMOS晶体管的源极和漏极，第二内部时钟信号连接到第十七NMOS晶体管的源极和漏极，第三反相器、第四反相器、第五反相器和第一数字缓冲器均为CMOS逻辑电路并且供电电压都为Vcc，第十六NMOS晶体管的栅极连接第十四NMOS晶体管的源极，第十七NMOS晶体管的栅极连接第十五NMOS晶体管的源极，第十四NMOS晶体管的源极连接第十五NMOS晶体管的栅极，第十五NMOS晶体管的源极连接第十四NMOS晶体管的栅极，第十四NMOS晶体管和第十五NMOS晶体管的漏极连接在一起后接外部直流供电电压Vcc，在第十六NMOS晶体管的栅极产生第一高压脉冲信号连接到第十三PMOS晶体管的漏极，在第十七NMOS晶体管的栅极产生第二高压脉冲信号连接到第十四PMOS晶体管的漏极，第十三PMOS晶体管的栅极连接第十四PMOS晶体管的漏极，第十四PMOS晶体管的栅极连接第十三PMOS晶体管的漏极，第十三PMOS晶体管和第十四PMOS晶体管的源极连接在一起后连接第十八NMOS晶体管的栅极并输出直流高压信号，第十八NMOS晶体管的源极和漏极连接在一起后接外部直流供电电压Vcc。
【附图说明】
[0028]图1是现有技术提供的自举开关的原理示意图。
[0029]图2是本发明提供的低压低功耗线型模拟开关的原理结构框图。
[0030]图3是本发明提供的低压低功耗线型模拟开关的一实施线路图。
[0031]图4是图2中第二偏置电路的一实施线路图。
[0032]图5是图2中直流高压产生电路的第一实施线路图。
[0033]图6是图5所示直流高压产生电路的工作时序示意图。
[0034]图7是图2中直流高压产生电路的第二实施线路图。d
【具体实施方式】
[0035]为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
[0036]请参考图2所示，本发明提供一种低压低功耗线型模拟开关，包括主开关晶体管Tl、源极跟随器电路F、功率晶体管T2、第一偏置电路B1、第二偏置电路B2、第一控制电路L1、第二控制电路L2、直流高压产生电路H和内部开关信号产生电路K ;其中，
[0037]所述主开关晶体管Tl为本发明的主要开关器件，具体为一 NMOS管(N型场效应晶体管)，其源极同时连接输入信号VIN和源极跟随器电路F的输入端，漏极连接输出信号VOUT，栅极同时连接源极跟随器电路F的输出端和第一控制电路LI的输出端，且在线型模拟开关的导通态，源极跟随器电路F在主开关晶体管Tl的栅极和源极间维持一恒定接近于外部直流供电电压Vcc的电压差，该电压差远远超过NMOS晶体管的阈值电压，根据式(I)输入信号VIN将无扭曲或者低扭曲地通过主开关晶体管Tl到达输出信号V0UT，同时，第一控制电路LI的输出端呈现高阻态，不影响主开关晶体管Tl的工作；在线型模拟开关的断开态，源极跟随器电路F停止工作，输出呈现高阻态，同时，第一控制电路LI把主开关晶体管Tl的栅极拉到地电位，这样主开关晶体管Tl将处于截止态，断开输入信号VIN与输出信号VOUT间的连接；
[0038]所述直流高压产生电路H的输入端连接外部直流供电电压Vcc，在外部直流供电电压Vcc供电的情况下，输出端将产生约2倍于该供电电压Vcc的高压直流电压信号HV作为供电电源分别供给第二偏置电路B2、第二控制电路L2和功率晶体管T2，且在线型模拟开关的导通态，第二控制电路L2发送一个信号开启功率晶体管T2，直流高压产生电路H产生的高压直流电压信号HV被功率晶体管T2驱动后作为供电电源分别供给第一偏置电路B1、源极跟随器电路F和第一控制电路LI ;在线型模拟开关的断开态，第二控制电路L2发送一个信号关闭功率晶体管T2，第一偏置电路B1、源极跟随器电路F和第一控制电路LI失去供电电源。附图2中的电路模块除了直流高压产生电路H和内部开关信号产生电路K由外部直流供电电压Vcc供电外，其余模块都直接或者间接地由直流高压产生电路H产生的高压直流电压信号HV供电；
[0039]所述第一偏置电路BI给源极跟随器电路F提供偏置信号，第二偏置电路B2给第二控制电路L2提供偏置信号；第一控制电路LI用于在线型模拟开关的断开态，把主开关晶体管Tl的栅极拉到地电位，而在线型模拟开关的导通态，把栅极电位的控制权交还给源极跟随器电路F ;第二控制电路L2在线型模拟开关的导通态发送一个信号开启功率晶体管T2，在线型模拟开关的断开态，发送一个信号关闭功率晶体管T2 ;
[0040]所述内部开关信号产生电路K根据外部输入开关信号SW产生第一内部开关信号SW-和第二内部开关信号SW+，所述第一内部开关信号SW-用于设置第二控制电路L2的工作方式，所述第二内部开关信号SW+用于设置第一控制电路LI的工作方式，以进一步设置线型模拟开关的工作状态。
[0041]本发明提供的低压低功耗线型模拟开关，其工作状态分为导通态和断开态:在导通态输入信号无扭曲或者低扭曲地传输到输出信号，在断开态，断开输入信号与输出信号间的连接；并可通过外部输入开关信号，控制线型模拟开关处于导通态还是断开态。该线型模拟开关可由半导体深亚微米CMOS (互补金属场效应晶体管)工艺制造，单一直流电源电压供电，可工作在极低的供电电压下(低至1.2V)，消耗极低的功耗。相比现有的自举开关，该线型模拟开关可长期工作在导通态，并且输入范围可达整个电源电压范围，这是现有技术不能实现的，可应用于模拟/混合信号集成电路前端，特别地可应用于多通道模数转换器前端，实现通道的选择和配置。
[0042]下面给出线型模拟开关实施线路，在下面的介绍中如无特殊说明，NMOS晶体管衬底接最低电位，PMOS晶体管衬底接最高电位。
[0043]作为具体实施例，请参考图3所示，所述源极跟随器F电路包括第一 PMOS晶体管P1、第二 PMOS晶体管P2、第一 NMOS晶体管NI和第三PMOS晶体管P3，所述第一 PMOS晶体管Pl的栅极作为输入端同时连接输入信号VIN和主开关晶体管Tl的源极，漏极连接第二PMOS晶体管P2的源极，源极连接第一 NMOS晶体管NI的源极，第一 NMOS晶体管NI的栅极和漏极连接在一起后作为源极跟随器电路F的输出端连接主开关晶体管Tl的栅极，第三PMOS晶体管P3的漏极连接第一 NMOS晶体管NI的栅极和漏极，源极连接功率晶体管T2的漏极，栅极由第一偏置电路BI提供一高于外部直流供电电压Vcc的偏置电压，第二 PMOS晶体管P2的栅极和漏极连接在一起后接地。
[0044]作为具体实施例，请参考图3所示，所述第一偏置电路BI包括第四PMOS晶体管P4和第二 NMOS晶体管N2，所述第四PMOS晶体管P4的源极连接功率晶体管T2的漏极，栅极和漏极连接在一起后连接第二 NMOS晶体管N2的栅极和漏极，第二 NMOS晶体管N2的源极连接外部直流供电电压Vcc，这里外部直流供电电压Vcc不作为电源使用，而作为一恒定的偏置电压使用。在线型模拟开关的导通态，功率晶体管T2开启，直流高压产生电路H产生的高压直流电压信号HV通过功率晶体管T2给第一偏置电路BI供电，第四PMOS晶体管P4和第二 NMOS晶体管N2都为二极管连接方式，相当于串接在功率晶体管T2的漏极与外部直流供电电压Vcc间的两个分压电阻；第四PMOS晶体管P4漏极产生第一偏置电压VBl并提供给源极跟随器电路F中第三PMOS晶体管P3的栅极。由此连接关系可知，在线型模拟开关的导通态，第一偏置电压