一种函数信号发生器的制造方法
【技术领域】
[0001] 本申请设及电子仪器，尤其设及一种函数信号发生器。
【背景技术】
[0002] 如图1所示，现有的函数信号发生器包括相位累加器、相位寄存器、波形查询表、 数模转换器和低通滤波器。相位累加器用于根据用户输入的频率控制字在第一时钟作用下 进行相位累加，并将累加结果发送给相位寄存器；相位寄存器，用于在第一时钟作用下根据 累加结果，获得波形查询表地址；波形查询表，用于根据波形查询表地址输出相应的波形数 据。
[0003] 目前具有可变采样率的函数信号发生器，大多数使用时钟发生巧片，通过配置时 钟巧片来改变采样率。
【发明内容】
[0004] 本申请要解决的技术问题是针对现有技术的不足，提供一种函数信号发生器。
[0005] 本申请要解决的技术问题通过W下技术方案加W解决：
[0006] 一种函数信号发生器，包括相位累加器、波形查询表、数模转换器和低通滤波器；
[0007] 所述相位累加器，用于根据用户输入的频率控制字在第一时钟作用下进行相位累 加；
[000引所述波形查询表，用于存储波形数据并根据波形查询表地址输出相应的波形数 据；
[0009] 所述数模转换器，用于在所述第一时钟作用下将所述波形数据转换为波形信号；
[0010] 所述低通滤波器，用于对所述波形信号滤除毛刺噪声并输出；
[0011] 还包括时钟转化模块，用于通过可编程逻辑器件使所述相位累加器产生可调的虚 拟采样时钟，并在所述虚拟采样时钟作用下产生所述波形查询表地址。
[0012] 上述函数信号发生器，所述波形查询表地址在所述虚拟采样时钟作用下获取，使 所述波形查询表数据逐一输出。
[0013] 上述函数信号发生器，所述波形查询表地址具体通过累加1的方式获取。
[0014] 上述函数信号发生器，所述相位累加器累加到最大值时，产生所述虚拟采样时钟 的使能信号，所述虚拟采样时钟的大小根据所述频率控制字、相位累加器宽度和所述第一 时钟进行设计。
[0015] 上述函数信号发生器，所述虚拟采样时钟的计算公式为：
[0016]
[0017] 其中，Fy"为虚拟采样时钟，FTW为频率控制字，N为相位累加器宽度，Fs为第一时 钟。
[0018] 上述函数信号发生器，所述函数信号发生器的输出信号频率的计算公式为：
[0019]
[0020] 其中，Fwt为输出信号频率，L为波形表长度。
[0021] 上述函数信号发生器的虚拟采样时钟分辨率的计算公式为：
[0022]
[0023] 其中，F。为虚拟采样时钟分辨率。
[0024]由于采用了W上技术方案，使本申请具备的有益效果在于：
[0025] (1)在本申请的【具体实施方式】中，由于包括时钟转化模块，可通过相位累加器产生 可调的虚拟采样时钟，并在虚拟采样时钟作用下产生波形查询表地址。本申请通过可编程 逻辑器件改变函数信号发生器采样率，无需使用时钟发生巧片，可移植性高，成本低。
[0026] 口)在本申请的【具体实施方式】中，由于波形查询表地址在虚拟采样时钟作用下获 取，波形查询表地址具体通过累加1的方式获取，使波形查询表数据逐一输出，无重复或跳 过波形表数据，输出任意波形时不失真。
[0027] 樹在本申请的【具体实施方式】中，由于虚拟采样时钟分辨率为第一时钟与/的比 值，N为相位累加器宽度，可通过调整N使虚拟采样时钟分辨率的值很小。
【附图说明】
[002引图1为现有函数信号发生器的功能模块示意图；
[0029] 图2为本申请函数信号发生器在一种实施方式中的功能模块示意图；
[0030] 图3为本申请相位累加器累加结果与虚拟采样时钟配合关系示意图。
【具体实施方式】
[0031] 下面通过【具体实施方式】结合附图对本申请作进一步详细说明。
[0032] 如图2所示，本申请的函数信号发生器，其一种实施方式，包括相位累加器、时钟 转化模块、波形查询表、数模转换器和低通滤波器。相位累加器，用于根据用户输入的频率 控制字在第一时钟作用下进行相位累加。时钟转化模块，用于通过可编程逻辑器件使相位 累加器产生可调的虚拟采样时钟，并在虚拟采样时钟作用下产生波形查询表地址。波形查 询表，用于存储波形数据并根据波形查询表地址输出相应的波形数据。数模转换器，用于在 第一时钟作用下将波形数据转换为波形信号。低通滤波器，用于将波形信号滤除毛刺噪声 后输出。在一种实施方式中，本申请的第一时钟可W是系统时钟，函数信号发生器的各部分 均可通过可编程逻辑器件加W实现。
[0033] 波形查询表地址在虚拟采样时钟作用下获取，使波形查询表数据逐一输出。波形 查询表地址具体可通过累加1的方式获取。波形查询表的初始地址可W由用户预置。波形 查询表地址也可通过累加其他数字的方式获取，只要使使波形查询表数据逐一输出即可。
[0034] 如图3所示，相位累加器累加到最大值时，产生虚拟采样时钟的使能信号，虚拟采 样时钟的大小根据频率控制字、相位累加器宽度和第一时钟进行设计。相位累加器的瞬时 值，由0到/-I，数字量表示，每当累加器大于最大值时，累加器就会产生溢出信号，也就 是产生了可调采样时钟Fy"使能信号，之后重累加器再继续累加。在一种实施方式中，虚拟 采样时钟的计算公式为：
[0035]
[0036] 其中，Fy"为虚拟采样时钟，FTW为频率控制字，N为相位累加器宽度，Fs为第一时 钟。
[0037] 函数信号发生器的输出信号频率的计算公式为：
[00%]
[0039] 其中，F"t为函数信号发生器输出端的输出信号频率，FTW为频率控制字，N为相位 累加器宽度，Fs为第一时钟，L为波形表长度。
[0040]函数信号发生器的虚拟采样时钟分辨率的计算公式为：
[0041]
[0042] 其中，F。为虚拟采样时钟分辨率，Fs为第一时钟，N为相位累加器宽度。
[0043] 在一种实施方式中，本申请的函数信号发生器具体可通过可编程逻辑器件为载体 加W实现。
[0044] 如相位累加器位宽4bit，FTW为3,那么
如果波形表长度L为4,那么 输出的频率
如果Fs为lOOMHz，那么Fwt= 4. 6875MHz。
[0045] 当相位累加器位宽N为4bit时，虚拟采样时钟分辨率
而当N为 48bit时，虚拟采样时钟分辨聋
即本申请可W在波形表长度固定的情 况下输出大范围频率的信号，而且虚拟采样时钟分辨率可W很小。
[0046]W上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申 请的具体实施只局限于该些说明。对于本申请所属技术领域的普通技术人员来说，在不脱 离本申请构思的前提下，还可W做出若干简单推演或替换。
【主权项】
1. 一种函数信号发生器，包括相位累加器、波形查询表、数模转换器和低通滤波器； 所述相位累加器，用于根据用户输入的频率控制字在第一时钟作用下进行相位累加； 所述波形查询表，用于存储波形数据并根据波形查询表地址输出相应的波形数据； 所述数模转换器，用于在所述第一时钟作用下将所述波形数据转换为波形信号； 所述低通滤波器，用于对所述波形信号滤除毛刺噪声并输出； 其特征在于，还包括时钟转化模块，用于通过可编程逻辑器件使所述相位累加器产生 可调的虚拟采样时钟，并在所述虚拟采样时钟作用下产生所述波形查询表地址。2. 如权利要求1所述的函数信号发生器，其特征在于，所述波形查询表地址在所述虚 拟采样时钟作用下获取，使所述波形查询表数据逐一输出。3. 如权利要求2所述的函数信号发生器，其特征在于，所述波形查询表地址具体通过 累加1的方式获取。4. 如权利要求1所述的函数信号发生器，其特征在于，所述相位累加器累加到最大值 时，产生所述虚拟采样时钟的使能信号，所述虚拟采样时钟的大小根据所述频率控制字、相 位累加器宽度和所述第一时钟进行设计。5. 如权利要求4所述的函数信号发生器，其特征在于，所述虚拟采样时钟的计算公式 为：其中，Fva，为虚拟采样时钟，FTW为频率控制字，N为相位累加器宽度，Fs为第一时钟。6. 如权利要求5所述的函数信号发生器，其特征在于，所述函数信号发生器的输出信 号频率的计算公式为：其中，为输出信号频率，L为波形表长度。7. 如权利要求5所述的函数信号发生器，其特征在于，所述函数信号发生器的虚拟采 样时钟分辨率的计算公式为：其中，F。为虚拟采样时钟分辨率。
【专利摘要】本申请公开了一种函数信号发生器，包括相位累加器，用于根据用户输入的频率控制字在第一时钟作用下进行相位累加；波形查询表，用于存储波形数据并根据波形查询表地址输出相应的波形数据；数模转换器，用于在第一时钟作用下将波形数据转换为波形信号；低通滤波器，用于对波形信号滤除毛刺噪声并输出；还包括时钟转化模块，用于根据相位累加器产生可调的虚拟采样时钟，并在虚拟采样时钟作用下产生所述波形查询表地址。在本申请的【具体实施方式】中，由于包括时钟转化模块，可通过相位累加器产生可调的虚拟采样时钟，并在虚拟采样时钟作用下产生波形查询表地址。本申请通过可编程逻辑器件改变函数信号发生器采样率，无需使用时钟发生芯片。
【IPC分类】H03K3/02
【公开号】CN104917494
【申请号】CN201510234339
【发明人】梁振兴
【申请人】深圳市鼎阳科技有限公司
【公开日】2015年9月16日
【申请日】2015年5月8日