利用信号注入校准交替adc失配的制作方法
【专利说明】利用信号注入校准交替ADC失配
[0001]相关申请的交叉引用
[0002]本申请在35 U.S.C.§ 119(e)下要求递交于2012年5月18日的美国临时专利申请N0.61/648，925的权益，其全部内容通过引用合并于此。
【背景技术】
[0003]在交替模拟-数字转换器(ADC)中，模拟输入应用于与多个交替信道的输入连接的共同节点。信道以交替方式工作，例如使用两个以上的时钟来控制每个信道对输入进行采样的时序，使得每个信道与其他信道并行地工作，但是在输入的不同时间样本上。然后，将信道的输出组合以生成数字输出，该数字输出是ADC的总输出。信道之间的失配导致总输出的误差。
[0004]失配可以分类为增益失配、时序失配、带宽失配或偏移失配。本发明涉及用于校准前三种失配的方法和装置。存在用于处置偏移失配的技术，其不是特别地通过本发明来解决的。增益失配是指从特定信道的输入到该信道的输出输入所体验的增益之间的差异。时序失配是指偏离于信道的预期采样瞬时。例如，如果输入是正弦波，则时序失配导致信道的采样电路看到与信道应当看到的不同的正弦波的部分。这主要是相位偏移。因此，在本申请中术语时序失配和相位失配可互换使用。
[0005]带宽失配具有增益失配和时序失配这两个方面。带宽是RC电路的参数，通常是在3dB点处测量的。因为交替ADC的每个信道中的采样电路具有开关电容、外部电阻和采样电容，所以每个信道可视为RC电路(其中RC是采样网络的电阻乘以电容)，其受带宽影响。带宽失配的增益部分源自于衰减受带宽影响(衰减随着输入信号的频率而增加)的事实。衰减直接导致振幅变化，因此导致增益变化。带宽失配的时序部分源自于信道的RC时间常数的变化导致时序误差(例如，在错误瞬时采样或者在错误瞬时输出)这一事实。
【发明内容】
[0006]提供了基于相关的新技术来校准交替ADC中的时序失配、增益失配和带宽失配。信道之间的失配会导致失真和性能降级。技术采用了注入与ADC的采样网络的额输入不相关的随机或伪随机信号(称为抖动)。随机信号可以注入到交替信道的输入处的共同节点以便在输入采样电容上采样。随机信号可以是具有脉冲波形(例如，方波或正弦波)的任何周期性信号。当注入了脉冲的振幅(峰值)时，能够对增益失配和带宽失配的振幅部分进行校准。当注入了脉冲的上升沿或下降沿时，能够对时序失配和带宽失配的相位/时序部分进行校准。然后，在每个相应信道的输出处对注入的抖动进行数字测量以利用最小二乘(LMS)算法(或任何其他相关算法)来估计信道的增益。数字增益估计(称为增益系数GC)表示输入网络的时序、增益和/或带宽的效果，并且可用作信道失配的度量。利用该估计，能够在数字域中采用校正，或者能够将误差反馈给模拟域以便校正失配误差。
[0007]数字域中的校正涉及到基于针对失配的信道计算出的GC值来调节失配的信道的数字输出。例如，当第一信道和第二信道的GC不同时，能够对一个信道，例如第二信道的输出进行数字调节，直到两个信道的GC值之间的差值最小化为止。
[0008]模拟域中的校正涉及到调节模拟分量(例如，每个信道内的模拟分量的电阻和电容)，直到信道的GC值近似相同。
[0009]对GC值的差值进行校正使得能够对增益失配、时序失配和带宽失配进行校正(校准)。
【附图说明】
[0010]图1示出了常规的交替ADC的框图。
[0011]图2示出了根据本发明的示例性的抖动信号的单脉冲。
[0012]图3A示出了失配信道相对于示例性的抖动信号的采样瞬时。
[0013]图3B示出了失配信道相对于示例性的抖动信号的采样瞬时。
[0014]图4示出了根据本发明的用于校准时序、增益和带宽失配的示例性的系统。
[0015]图5示出了根据本发明的用于校准时序、增益和带宽失配的示例性方法。
【具体实施方式】
[0016]在美国专利申请N0.13/596, 626中描述了用于校准本发明所解决的三种类型的失配的可替代方法，其中抖动注入到在交替ADC的特定信道中与(DAC组件和/或闪存组件的)输入采样电容并联的电容器上。针对该信道，利用ADC的总输出对抖动进行数字测量，从而利用LMS算法估计该信道的增益系数。这涉及到计算GC值，GC值代表了在前一采样循环中注入的抖动与由于存储在采样电容器上的残留电荷在后一循环汇总叠加到输入信号的值上而在后一采样循环中反冲到输入中的抖动的部分之间的相关。类似于根据本发明的示例性实施方案计算的GC值，利用反冲效应计算的GC值能够用作信道失配的度量。对于待校准的每个信道，重复注入和GC计算，然后将计算的GC值相互比较以基于GC值之间的差值来进行数字或模拟校正。
[0017]在美国专利申请N0.13/596，626中的校准方法依赖于将并联的电容器预充电到规定的抖动值，然后测量该之前存在的电荷消耗了多少。然而，该方法具有明显的缺陷，因为如果采样持续时间过长，则并联电容器上的电荷将下降至零，使得不会有电压增益，因此在输出处不能检测到来自于注入的抖动的增益。该问题可通过使用高振幅抖动来规避，使得在并联电容器上仍存在一些残留电荷，该电荷归因于抖动。
[0018]为避免使用高振幅抖动，本发明的示例性实施方案涉及将抖动(例如，电荷或电压)直接注入到每个信道中的采样电容中，抖动呈施加到ADC的模拟输入信号的脉冲信号的形式。脉冲信号可以是任何具有脉冲波形的周期性信号。在下面论述的示例性实施方案中，脉冲信号是电压信号。然而，同样可以使用电流信号作为脉冲信号。如果抖动施加到所有信道的共同的输入点，则抖动将叠加到模拟输入上，每个信道将对抖动和输入进行采样。诸如LMS算法的相关算法随后可以应用于每个信道的输出以计算该信道的GC值。可以将每个信道的GC值进行比较，并且可以相应地利用模拟或数字技术来调节信道，直到所有信道的GC值近似相同，在该点，信道被视为充分匹配。
[0019]图1示出了常规的交替ADC的框图。三个信道100/110/120与输入Vin并联连接。为示例的目的，每个信道显示为具有单级。然而，将理解的是，可以多级像管路一样连接来形成信道。然而，像管路一样连接是任选的。为示例的目的，仅示出了前两个信道和最后(第N个)信道。然而，交替ADC可以具有任意数量的信道。第一信道100可包括ADC10 (也称为“快闪”)以及倍增数字-模拟转换器(MDAC) 50。MDAC 50包括数字-模拟转换器(DAC) 20和放大器30。Vin输入到ADC 10以生成DAC 20的数字输入，DAC 20又将ADC10的数字输出转换回模拟信号。DAC 20的模拟输出随后从Vin中减去，结果输入到放大器30以生成模拟输出电压V01，如果信道是像管路一样连接的信道，则该模拟输出电压能够用作下一级的输入。信道100/110/120可以包括类似的组件，如同信道100 —样，信道110和120也可以像管路一样连接。每个信道100/110/120受相应的时钟输入(时钟1、时钟2和时钟3)控制以按与ADC的其他信道交替的方式工作。
[0020]时钟输入的时序配置可以变化。例如，时钟I和时钟2可以是相偏移的，然后，信道110后的下一信道(未显示)可以连接到与时钟I同相的时钟，使得时钟的相位以连续方式交替。在另一实施方案中，每个时钟可以在不同相位上工作。例如，如下面要说明的，时钟可以具有等距间隔的不同相位。其他配置也是可能的。
[0021]在所提出的技术中，抖动信号注入到输入网络且在ADC的数字输出中被检测。抖动信号经由信道会合的共同点(例如，图1中的节点55)注入到每个信道中，在图1中的节点55施加了输入Vin。以此方式，抖动信号在每个信道的输入处施加到快闪组件。因此，在信道的相应采样瞬时，通过每个信道对抖动信号以及输入进行采样。
[0022]抖动能够作为随机平坦脉冲(例如，方形脉冲)或任何其他脉冲波形来注入。抖动的振幅能够随机地变化(例如，在+1伏和_1伏之间，或者在+2伏、+1伏、-1伏和-2伏之间)。改变振幅不仅影响振幅，而且