以包括一般的缓冲器，因此在此省略具体结构的说明。图16所示的两个缓冲器1922、1923与图17或图18的缓冲器相同，因此省略各自的具体结构的说明。
[0131]如以上说明的那样，在本例中，为了抑制施加于晶体管的栅极与源极间的最大电位差，而将构成电荷栗电路1910的晶体管适当地设定为P型或N型，另外，在对晶体管进行导通控制的情况和对晶体管进行截止控制的情况下均以开关电容电路的输出信号Vout或输入信号Vo为基准来生成晶体管的栅极控制电压，将施加于栅极与源极之间的最大电位差设为Vo。
[0132]因而，能够通过与以往相比耐压更低的晶体管构成输出电源电压以上或接地电压以下的信号的电荷栗电路，因此能够通过栅极氧化膜厚度薄且在导通状态下的电阻低的晶体管构成电路。因而，能够降低制造工艺的限制。另外，同时，为了抑制为某个固定值以下的导通状态下的电阻值所需要的晶体管尺寸比以往小，从而能够减小半导体电路结构的规模。
[0133]附图标iP,说曰月
[0134]100,200:信号输出电路;110、210、300、900:运算放大器;111、211、310、910:放大级;112、212、920:输出级;120、220、1910:电荷栗电路；121、221、131、401、501、1101、1301、150U1901:电源；122、222:接地；301、302、502、901、902、903、1102、1302、1502、1701、1801:输入端子;303、407、503、1103、1303、1503、1702、1802、1902:输出端子;320、1100、1300、1500:开关电容型输出级；402 ?405、1311 ?1314、1511 ?1514、1714、1715、1911 ?1914:晶体管；406:电流源;510、1110、1110-1 ?1110-n、1310、1510、1900:开关电容电路；511 ?514^1111-1 ?llll-n、1112-1 ?1112-n、1113-1 ?1113-n、1114-1 ?1114-n:开关;515、1115-1 ?1115-n、1315、1515、1712、1713、1811、1915、1916:电容器；921:放大器;922、1001、1002、1813:电阻；1000:反转放大电路;1320、1520、1920:定时生成电路；1321 ?1324、1521 ?1524、1700、1800、1921 ?1924:缓冲器；1703、1803:控制端子；1711:反相器；1812:二极管。
【主权项】
1.一种信号输出电路，具备运算放大器，该运算放大器具有将差动输入电压放大的放大级以及将通过上述放大级放大后的输入信号放大并作为输出信号输出的输出级，该信号输出电路的特征在于， 上述输出级为开关电容电路，具有: 开关；以及 电容器，其对差电压进行采样，该差电压为从上述放大级输出的输入电压和与上述输入电压不同的电压之间的差， 其中，通过上述开关的开关动作，以上述输入电压为基准来传送由上述电容器所采样的上述差电压。2.根据权利要求1所述的信号输出电路，其特征在于， 上述开关为晶体管， 上述开关电容电路还具备控制信号生成单元，该控制信号生成单元生成控制上述晶体管的控制信号，上述控制信号的控制电压的基准为被输入到该开关电容电路的电压。3.根据权利要求2所述的信号输出电路，其特征在于， 上述晶体管包括: 第一晶体管组，其具有第一导电型和第二导电型，向上述电容器充入基于具有第一电压的上述输入信号的电荷；以及 第二晶体管组，其具有与上述第一导电型不同的第二导电型，输出上述电容器的电荷，其中，上述控制信号生成单元以如下方式生成上述控制信号，该方式为使对上述第一晶体管组和上述第二晶体管组的晶体管中与上述电容器连接的晶体管进行导通和截止控制的控制信号的控制电压以上述输入电压为基准。4.根据权利要求1所述的信号输出电路，其特征在于， 上述开关为晶体管， 上述开关电容电路还具备控制信号生成单元，该控制信号生成单元生成控制上述晶体管的控制信号，上述控制信号的控制电压的基准为被输入到该开关电容电路的电压和从该开关电容电路输出的电压。5.根据权利要求4所述的信号输出电路，其特征在于， 上述晶体管包括: 第一晶体管组，其具有第一导电型，向上述电容器充入基于具有第一电压的上述输入信号的电荷；以及 第二晶体管组，其具有与上述第一导电型不同的第二导电型，输出上述电容器的电荷，其中，上述控制信号生成单元以如下方式生成上述控制信号，该方式为使对上述第一晶体管组和上述第二晶体管组的晶体管中与上述电容器连接的晶体管进行导通和截止控制的控制信号的控制电压以上述输入电压和上述输出电压为基准。6.根据权利要求5所述的信号输出电路，其特征在于， 在对上述晶体管进行导通控制的情况和对该晶体管进行截止控制的情况下均以该开关电容电路的输出信号或输入信号为基准来生成该晶体管的栅极控制电压。7.根据权利要求6所述的信号输出电路，其特征在于， 通过上述控制电压的控制，上述晶体管的耐压得到保障。8.根据权利要求7所述的信号输出电路，其特征在于， 在将上述输入信号的电压的高电平设为Vo时，将施加于上述晶体管的栅极与源极间的最大电位差设定为Vo。9.根据权利要求2?8中的任一项所述的信号输出电路，其特征在于， 上述控制信号生成单元包括生成上述控制信号的缓冲器。10.根据权利要求9所述的信号输出电路，其特征在于， 还具备开关控制定时生成电路， 通过从上述开关控制定时生成电路向上述缓冲器输入具有以接地电压为基准的电压的信号，来生成上述控制信号。11.根据权利要求2?10中的任一项所述的信号输出电路，其特征在于， 将上述第一晶体管组或上述第二晶体管组的晶体管构成为N型或P型。12.根据权利要求1?11中的任一项所述的信号输出电路，其特征在于， 上述输出级的动作速度与上述放大级的动作频带相比为高速。13.根据权利要求1?12中的任一项所述的信号输出电路，其特征在于， 上述不同的电压为电源电压。14.根据权利要求1?12中的任一项所述的信号输出电路，其特征在于， 上述不同的电压为接地电压。15.根据权利要求1?12中的任一项所述的信号输出电路，其特征在于， 上述不同的电压为固定电压。16.根据权利要求1?12中的任一项所述的信号输出电路，其特征在于， 上述不同的电压为从外部提供的电压。17.根据权利要求1?12中的任一项所述的信号输出电路，其特征在于， 输出超过作为上述不同的电压的电源电压的输出信号振幅或低于作为上述不同的电压的接地电压的输出信号振幅。18.根据权利要求1?17中的任一项所述的信号输出电路，其特征在于， 上述输出级具有多个开关电容的结构。19.根据权利要求18所述的信号输出电路，其特征在于， 上述多个开关电容在采样和传送的动作中相位发生了偏移。20.根据权利要求19所述的信号输出电路，其特征在于， 在所有的时间段中，上述多个开关电容中的至少一个以上的开关电容为采样的状态。21.根据权利要求19所述的信号输出电路，其特征在于， 在所有的时间段中，上述多个开关电容中的至少一个以上的开关电容为传送的状态。22.根据权利要求2?21中的任一项所述的信号输出电路，其特征在于， 在输出处还具备平滑电容器。23.根据权利要求11所述的信号输出电路，其特征在于， 输出超过作为上述不同的电压的电源电压的输出信号振幅或低于作为上述不同的电压的接地电压的输出信号振幅。24.—种信号输出电路，其特征在于，具备: 根据权利要求1?23中的任一项所述的信号输出电路；以及 反馈环路，其将上述输出信号反馈至上述运算放大器的输入处。25.一种电荷栗电路，通过将具有第一电压的输入信号输入到具有至少一个晶体管的半导体电路，来输出具有第二电压的输出信号，该第二电压是将上述第一电压升压或降压所得到的，该电荷栗电路的特征在于， 具备控制信号生成单元，该控制信号生成单元以如下方式生成上述控制信号，该方式为使对上述至少一个晶体管进行导通和截止控制的控制信号的控制电压以上述第二电压或上述第一电压为基准。26.根据权利要求25所述的电荷栗电路，其特征在于， 通过上述控制电压的控制，上述晶体管的耐压得到保障。27.一种电荷栗电路，从半导体电路输出具有第二电压的输出信号，其中，该半导体电路具有:快速充电电容器；平滑化电容器；第一晶体管组，其具有第一导电型，向上述快速充电电容器充入基于具有第一电压的输入信号的电荷；以及第二晶体管组，其具有与上述第一导电型不同的第二导电型，将上述快速充电电容器的电荷向上述快速充电电容器和上述平滑化电容器进行再分配，其中，上述第二电压是将上述第一电压升压或降压所得到的，该电荷栗电路的特征在于， 具备控制信号生成单元，该控制信号生成单元以如下方式生成上述控制信号，该方式为使对上述第一晶体管组和上述第二晶体管组的晶体管中与上述快速充电电容器连接的晶体管进行导通和截止控制的控制信号的控制电压以上述第一电压或上述第二电压为基准。28.根据权利要求27所述的电荷栗电路，其特征在于， 上述控制信号生成单元包括生成上述控制信号的缓冲器。
【专利摘要】不另外通过电荷泵电路等生成运算放大器的正或负的电源电压，就输出超过电源电压的输出信号振幅或低于接地电压的输出信号振幅。本发明提供一种信号输出电路，其具备运算放大器，该运算放大器具有将差动输入电压放大的放大级以及将通过上述放大级放大后的输入信号放大并作为输出信号输出的输出级，该信号输出电路的特征在于，上述输出级为开关电容电路，其具有开关以及对从上述放大级输出的输入电压和与上述输入电压不同的电压之间的差电压进行采样的电容器，通过上述开关的开关动作，以上述输入电压为基准来传送由上述电容器所采样的上述差电压。
【IPC分类】H03F3/45, H03F3/70
【公开号】CN105103444
【申请号】CN201480018928
【发明人】松冈大辅
【申请人】旭化成微电子株式会社
【公开日】2015年11月25日
【申请日】2014年3月27日
【公告号】WO2014156180A1