一种整星单粒子软错误时频故障地面模拟系统的制作方法
【技术领域】
[0001] 本发明属于空间卫星导航技术领域，具体涉及一种整星单粒子软错误时频故障地 面模拟系统。
【背景技术】
[0002] 中国新一代北斗二号卫星首次增加上注、星间链路等空间通信功能，空间中复杂 的电子环境可能导致不可预测的单粒子级别的通信故障。为了防止故障发生时整星各单机 无法纠错而影响正常工作，需设计单粒子软错误系统级多层次故障注入方法来模拟故障， 以测试整星各单机性能。其中，时频设备故障模拟是一个重要组成部分。
[0003] 时频故障模拟设备通常需要完成频标的频率跳变、相位跳变、频率漂移、终断的模 拟以及时标的周期、相位、占空比、终断的模拟。目前，针对时频自主完好性监测设备功能和 性能的验证，通常采用通用仪器搭建平台的方式实现，如采用铷钟、低噪声频率合成器和信 号发生器。其实现方法是：铷钟为平台提供高稳定的IOMHz频标信号；低噪声频率合成器产 生低相位噪声、频率和相位可调的10. 23MHz频标信号；信号发生器产生与10MHz、10. 23MHz 相参的、周期、相位和脉宽可调的IPPS信号。
[0004] 采用通用仪器搭建的测试平台，可完成时频故障模拟的大部分功能指标，但诸如 频率漂移、因10. 23MHz频率异常导致的IPPS相位变化、输入参考兼容10. 23MHz等功能 指标还是无法完成，同时还存在成本高、体积大、集成度低、接口数量不灵活、操作复杂等缺 点。
【发明内容】
[0005] 有鉴于此，本发明提供了一种整星单粒子软错误时频故障地面模拟系统，能够完 成单粒子翻转效应时频故障高精度、全面的模拟。
[0006] 为了达到上述目的，本发明的技术方案为：该系统包括一个单刀三掷开关、直接数 字式频率合成器DDS、微控制单元芯片MCU、FPGA芯片、窄带锁相晶振以及第一驱动电路和 第二驱动电路。
[0007] 单刀三掷开关一端外接三个频标，另一端连接DDS，用于为DDS从三个频标中选择 一个频标作为参考时钟。
[0008] DDS输出端连接FPGA，DDS的控制端通过SPI总线连接MCU。
[0009] MCU通过RS232总线接收外部输入的预设输出频率和预设输出相位、通过SPI总线 连接DDS的控制端、通过MCU接口接入到FPGA中；MCU依据预设输出频率、通过SPI总线向 DDS输入频率控制字和相位控制字。
[0010] FPGA中集成有锁相环PLL、第一计数器、第二计数器、参考Ipps计数器、加减周期 控制计数器、脉冲宽度计数器、MCU接口以及一个与门。
[0011] PLL接收DDS的输出信号，进行倍频后由PLL的输出端输出FPGA工作时钟信号，该 FPGA工作时钟信号为第一计数器、参考Ipps计数器以及脉冲宽度计数器提供驱动信号。
[0012] 第一计数器的输出端一方面连接至第二计数器的驱动端、另一方面通过窄带锁相 晶振以及第一驱动电路进行输出；其中第一计数器的计数模由锁相环倍频倍数决定。
[0013] 第二计数器的输出端连接至脉冲宽度计数器输入端，第二计数器的计数模由自身 时钟确定；第二计数器的周期控制端通过MCU接口接收Ipps整周相位信号，以实现MCU对 第二计数器的周期控制；第二计数器的驱动端接收第一计数器的输出作为驱动信号。
[0014] 参考Ipps计数器的输入端接入Ipps的外部时标，其在FPGA工作时钟信号驱动 下，由输出端输出Ipps的计数信号。
[0015] 脉冲宽度计数器的输出端连接第二驱动电路进行输出；脉冲宽度计数器的复位端 接入FPGA工作时钟信号。
[0016] 加减周期控制计数器通过MCU接口接收MCU的加减周期控制驱动信号，该加减周 期控制计数器的输出端连接至第一计数器的周期控制端。
[0017] MCU通过MCU接口发出加减周期控制驱动信号、Ipps整周相位信号以及复位请求 信号，复位请求信号与Ipps的计数信号通过与门进行与操作后输出相位复位脉冲，该相位 复位脉冲分别接入到第一计数器和第二计数器的相位复位端。
[0018] 进一步地，PLL的倍频倍数为10,则第一计数器为模10计数器。
[0019] 进一步地，频标包括一个铷原子钟和两个外部频标。
[0020] 两个外部频标除接入到单刀三掷开关之外，还连接至MCU中进行检测，MCU检测两 个外部频标是否在线，若两个外部频标均在线，单刀三掷开关选择三种频标中的任一种作 为DDS的参考时钟。
[0021] 进一步地，该系统具有如下故障模拟模式：
[0022] I)、10. 23MHz故障模拟，包括10. 23M信号突然终断、10. 23M频率跳变、输出相位跳 变、以及频率漂移。
[0023] 铷原子钟为10MHz，外部频标为IOMHz和10. 23MHz。
[0024] 10. 23M信号突然终断，通过控制切换切断窄带锁相晶振的电源实现。
[0025] 10. 23M频率跳变，通过DDS调频来实现，DDS具有48位频率控制字，时钟为 10. 23MHz时，频率调整精度为0. 6uHz;窄带锁相晶振所采用的VCOCXO的调谐范围为 ±0. 3ppm，即频率跳变范围为±3Hz，则输出10. 23MHz的频率跳变为：±3Hz调频范围， 0. 6uHz的步进的跳变。
[0026] 输出相位跳变，通过DDS相位控制来实现，DDS的相位调整精度为6ps。
[0027] 频率漂移通过如下方式实现：MCU定时中断ls，中断发生时，MCU通过SPI总线向 DDS输入频率控制字，此时频率漂移的范围即为频率跳变范围± 3Hz，漂移速度分辨率即为 0.6uHz/s。
[0028] 2)、Ipps故障模拟，包括Ipps周期和脉宽宽度调整和Ipps相位调整。
[0029] Ipps周期和脉宽宽度调整，在一个设定的调整周期内，第二计数器在FPGA工作时 钟信号10. 23MHz的驱动下，从0~分频系数之间累加循环计数，每次循环产生一个脉冲信 号发送至脉冲宽度计数器；脉冲宽度计数器收到分频计数器的脉冲后，从〇开始累加计数， 当达到脉冲宽度值时停止计数，计数过程中输出高电平，实现IPPS的周期调整和脉冲宽度 调整。
[0030] 第二计数器工作时钟为10. 23MHz，则实现97. 8ns分辨率的周期调整；脉冲宽度计 数器工作时钟为102. 3MHz，则实现9. 8ns分辨率的脉冲宽度调整。
[0031] Ipps相位调整，第一计数器在102. 3M驱动下计数产生数字10. 23M时钟，第一计数 器有三种工作模式：模10模式、模9模式、模11模式。
[0032] 在无需调整相位时，计数器工作在模10模式，计数器周期为10,10. 23M的高低电 平各持续5个102. 3M时钟。
[0033] 当需要进行相位调整的量为土Pns时，其中+表示超前，-表示滞后，上位机计算 模9或模11的工作周期数N=floor(P*102. 3M)。
[0034] 若为超前，则选择模9模式，计数周期为9,相对于模10模式，低电平减少一个时钟 周期，持续时间为4个时钟，高电平仍为5个时钟，此时上升沿超前9. 775ns。
[0035] 若为滞后，则选择模11模式，计数周期为11，相对于模10模式，低电平增加1 一个 时钟周期，上升沿滞后9. 775ns。
[0036] 有益效果：
[0037] 本发明提出的整星单粒子软错误时频故障地面模拟系统，对比已有技术，在进行 单粒子翻转效应时频故障模拟时，能够达到较高的精度，例如在本实施例中频率跳变通 过DDS调频来实现。
：,选用的DDS具有48位频率控制字，时钟为
s由于锁相晶振所采用的 VCOCXO的调谐范围一般为±0. 3ppm，即频率跳变范围为±3Hz。这样，输出10