可重新配置的多路径注频锁相振荡器的制造方法
【专利说明】可重新配置的多路径注频锁相振荡器
[0001] 本发明要求于2013年10月3日由Euhan Chong递交的发明名称为"可重新配置 的多路径注频锁相振荡器"的第14/045, 052号美国专利申请案的在先申请优先权，该在先 申请的内容以引入的方式并入本文。
【背景技术】
[0002] 环形振荡器可以包括多个延迟级或延迟单元，所述延迟级或延迟单元用于生成具 有工作频率的自持的振荡信号。注频锁相振荡器（简称IL0)为一种可追踪其工作频率至 输入参考时钟的环形振荡器。ILO可以用于各种目的，例如，倍频、频率划分以及时钟生成。 ILO可能具有高输入追踪带宽，这将有助于在提供低噪声和多相位时钟时排除偏置噪声。数 字时钟和数据恢复（简称CDR)设备中的相位旋转器可能需要所述多相位时钟，例如，用于 对接收到的数据进行取样以及追踪。
[0003] 现代设备中，为了适应各种应用程序，可以设计环形振荡器以覆盖宽频率调节范 围（例如，从2千兆赫（GHz)至7. 5GHz或更高）。设计这种环形振荡器的一大挑战在于： 使功率和占用面积最小化的同时，采用足够的振幅和低相位噪声来覆盖宽频率范围。
【发明内容】
[0004] 在一实施例中，本发明揭示了一种环形振荡器，包括三个或更多延迟单元，每个延 迟单元包括多条差分输入引线和一条差分输出引线，其中，每条差分输入引线包括一个或 多个反相器；所述三个或更多延迟单元相互连接以形成多条循环路径，每条循环路径连接 每个延迟单元的差分输出引线至其他延迟单元相应的差分输入引线，每条循环路径提供由 每个延迟单元的相应的差分输入引线中的一些反相器确定的反相器强度；所述多条循环路 径用于生成具有工作频率的震荡信号；通过数字化调整所述多条循环路径中的一条或多条 中的一个或多个反相器强度，可以调整所述工作频率。
[0005] 在另一实施例中，本发明揭示了一种环形振荡器，包括多个延迟单元，每个延迟单 元包括主输入引线、第二输入引线以及输出引线，其中，每个延迟单元的主输入引线包括第 一组反相器片，每个延迟单元的第二输入引线包括第二组反相器片，所述多个延迟单元相 互耦合以提供主路径和第二路径，其中，所述主路径连接每个延迟单元的输出引线至其他 延迟单元相应的主输入引线，所述第二路径还连接每个耦合的延迟单元的输出引线至其他 延迟单元相应的第二输入引线，所述主路径和所述第二路径用于生成具有工作频率的振荡 信号；数字控制器耦合于所述多个延迟单元并用于控制所述主路径中的第一反相器强度和 所述第二路径中的第二反相器强度，所述第一组和第二组反相器片分别确定所述第一和第 二反相器强度；控制第一和第二反相器强度中的至少一个会调整所述工作频率。
[0006] 在又一实施例中，本发明揭示一种由包括三个或更多延迟单元和延迟单元之间连 接形成的多条路径的环形振荡器执行的方法，所述方法包括：生成具有工作频率和振幅的 振荡信号，通过数字化控制多条路径中的至少一个的至少一个反相器强度校准所述振荡信 号，其中，控制至少一个反相器强度会调整所述工作频率，或所述振幅，或二者。
[0007] 通过以下结合附图和权利要求的详细描述，这些以及其他特征将会被清楚的理 解。
【附图说明】
[0008] 为了更透彻地理解本发明，现参阅结合附图和【具体实施方式】而描述的以下简要说 明，其中的相同参考标号表不相同部分。
[0009] 图1为一种环形振荡器的实施例的示意图；
[0010] 图2为一种环形振荡器的实施例的更详细的示意图；
[0011] 图3为一种延迟单元的实施例的示意图；
[0012] 图4为一种可能为延迟单元中一部分的数字控制电路的实施例的更详细的示意 图；
[0013] 图5A和5B为所揭示的环形振荡器的测量结果图；
[0014] 图6A和6B为所揭示的实施例和传统方法获得的结果比较图；
[0015] 图7为一种注频锁相振汤器（fg]称IL0)的实施例的不意图；
[0016] 图8为一种校准方法的实施例的流程图；
[0017] 图9为另一种方法的实施例的流程图。
【具体实施方式】
[0018] 首先应理解，尽管下文提供一项或多项实施例的说明性实施方案，但所公开的系 统和/或方法可使用任何数目的技术来实施，无论该技术是当前已知还是现有的。本发明 决不应限于下文所说明的说明性实施方案、附图和技术，包括本文所说明并描述的示例性 设计和实施方案，而是可在所附权利要求书的范围以及其等效物的完整范围内修改。
[0019] 传统的环形振荡器中，可以通过调整负载电容或接通以及断开每个延迟单元中的 一组负载电容来实现粗频率调节。例如，为实现具有足够振幅的指定的工作频率，将会接通 更多负载电容来使振荡器减速。这种调节方法可能导致潜在的问题。例如，为适应较宽的 频率调节范围，环形振荡器可能需要有较大组的负载电容。进一步地，由于所述电容组的长 匹配的路由以及由于电容组本身，负载电容组可以将寄生负载加入至所述环形振荡器，这 将降低所述环形振荡器的最大速度。另外，与所述环形振荡器的其他部件，例如反相器和开 关相比，所述电容组可能占用较大的面积。
[0020] 本发明阐述了可重新配置数字控制位元的多路径环形振荡器的实施例。所述多路 径环形振荡器可以包括三个或更多延迟单元，以及耦合于所述延迟单元的处理器（例如， 数字控制器）。所述延迟单元之间的连接可以形成多条循环路径，包括主路径和至少一条辅 路径。每条辅路径可以为前馈路径，用于降低每个延迟单元的相位延迟，从而加速所述环形 振荡器。如果需要，一条或多条辅路径可以为三态的或关闭的，例如，将所述环形振荡器转 换成单一的前向路径环形振荡器。每条路径可以有每个延迟单元中实现的一些反相器或反 相器片，这些在路径中接通的反相器可以确定所述路径的反相器强度，这反过来会影响振 荡频率。另外，所述耦合于所述延迟单元的处理器可以生成数字控制信号（例如，具有多个 位元的二进制代码），从而控制每条路径中反相器的开启和关闭。通过调整每条路径中的 反相器强度，所述处理器可以调节所述工作频率，所述振幅，或二者。在一实施例中，降低一 条或多条路径中的反相器强度会导致频率的降低，同时会导致振荡振幅的增加（假设具有 恒定的源电流）。因此，对于较低的频率，提供相同的振荡振幅可能需要更少的源电流。因 此，所述揭示的环形振荡器可以协助节约功率并减少占用面积。
[0021] 图1为环形振荡器100的实施例的示意图。为了便于说明，示出的所述反相器100 包括四个延迟单元（或延迟级）：102、104、106和108。需要理解的是，此处揭示的环形振 荡器可以包括N个延迟单元，其中，N为大于2的任意整数。可以配置所述四个延迟单元 102-108以生成八个等距的输出相位，每个相位由360/8 = 45度隔开。可以将所述八个相 位信号记为ILO时钟〈3:0>和ILO时钟〈7:4>。需要说明的是，本领域的普通技术人员可以 容易理解附图中的一些符号。
[0022] 在一实施例中，输入时钟可以确定环形振荡器100的工作频率。所述输入时钟可 以是高速时钟，所述高速时钟为具有正端（记为HS clkp)和负端（记为HS clkm)的差分 信号。可以将所述高速时钟缓存并注入所述环形振荡器100中的多个差分节点中的任何一 个。例如，如图1所示，可以在延迟单元104的差分输入注入所述高速时钟。当所述环形振 荡器100锁定输入的高速时钟，将所述环形振荡器视为注入锁相的并因此称作IL0。
[0023] 所述环形振荡器100可能具有粗调和微调能力，使频率集中到所述高速输入时 钟。可用通过数字化控制ILO粗代码实现粗调，而可以通过调整数模转换器电流（简称 IDAC)实现微调，这可以由ILO微代码控制。下面进一步对环形振荡器的工作原理进行说 明。
[0024] 图2为环形振荡器200的