针对下一代无线广播的ldpc码字及编码方法和编解码器的制造方法
【技术领域】
[0001] 本发明涉及一种LDPC码字及使用该码字的编码器、解码器、对应的编码方法，更 具体地说，涉及一种S-IRALDPC码字及对应的编码器、解码器和编码方法。
【背景技术】
[0002] 低密度奇偶校验码字（LowdensityParityCheck,LDPC)根据其结构主要可以分 为两类，一类是随机的码字，最经典的当属MacKay码，他还有专门的网页给出他的各种码 字（MacKayl999) (Richardson2001) (Luby2001)(RichardsonandUrbanke2001);另外一类 是基于代数组合结构（Combinatorial)来设计的码字。随机码字能够非常好的逼近香农极 限，但是由于'Γ分布的随机性，导致编码器的设计和译码器的设计并不具有并行或者规律 性可行，所以不适合需要具备一定吞吐量系统，因此也就没有被广泛应用了。
[0003] 而基于代数组合结构的码字的出现很好的解决了这方面的问题，这其中，有一类 基于有限域（FiniteGeometry)设计的码字具有很好的性能（Y.KouandS.Lin2001)，但 是这类码字的缺点是由于其Η矩阵密度比较高（大的行重列重），所以当使用基于置信传 播的一类算法时，复杂度非常高。而另一类准循环码字（Quasi-cyclicLDPC，QC-LDPC) 是一类非常重要的基于代数组合构造的码字。QC-LDPC码字主要的构造是基于准循环 的单位子矩阵。（J.L.Fan2〇00) (R.M.TannerfOOl) (R.M.TannerfOOl) (T.Okamura2〇〇3) (R.M.Tanner2004)这种准循环的单位子矩阵结构非常适合实现并行操作的硬件，比如实现 并行度大、进而高吞吐率的译码器。传统的这种QC-LDPC码字尽管适合并行度高的译码器 实现，提高了吞吐率，但是通过逆向方法得到了QC结构的生成矩阵可能并不稀疏，或者就 算稀疏，其用生成矩阵来编码得到校验比特并不是显然的，要通过求线性方程组来获得，因 此传统的QC-LDPC码字的编码器还是相对复杂的。为了解决这个问题，学者Zhang和Ryan 首先提出的结构化的重复累积码（StructuredIrregularRepeatAccumulatorcode， S-IRA)LDPC码字（ZhangandRyan2006)，该结构在适合高并行译码器的实现的同时，可以 以非常简便高效的方法来完成编码。该种码字结构有如下特点，信息比特所对应的矩阵部 分由准循环子矩阵组成，而校验比特所对应的矩阵部分是由双对角阵组成的。
[0004] 目前S-IRA码字已经被广泛应用在各大通信标准中，主要包括，欧洲第二代 数字广播电视传输标准DVB系列（ETSI, 2006,DVBT22009,DVB-C22009,DVB-NGH2012); IEEE802.lln无线局域网标准（IEEE802.Iln2009) ;IEEE802.lie无线广域网标准 (IEEE802. 16e2006);中国数字电视地面传输标准（DTTB) (GB20600-2006);移动多媒体广 播（CMMB2006);北美CCSDS的近地深空通信系统（CCSDS2007);以及一些磁盘存储设备的 标准等等。从整个国际范围数字通信领域的发展态势来看，还会有更多的标准正在或将来 会用到LDPC码字。
[0005] 从目前已经提交的标准中，特别是商业上非常成功的DVBT2、DVBS2标准，以及最 近才定下标准并且商业上有广阔前景的DVB-NGH标准（2012年底定稿）来看，其使用的 S-IRA码字所对应的校验矩阵主要使用的结构如下：
[0006] Η=[ΠΗ1Ρ]
[0007] 其中氏是信息比特对应的矩阵部分，Π是对氏的一个某种形式的行变换，而Ρ是 校验比特对应的矩阵部分。
[0008] 而：
[0009]
[0010] 是由LXJ
欠小的循环子阵或者〇矩阵组成。
[0011] 例如，的第一种结构如下所示：
[0012] ，此时，Pu是由两个单位偏移阵组成。进一步 地，Pu还可以是由N个单位循环矩阵组成，N> 2的整数。
[0013] 的第二种结构如下所示：
[0014] _，这时候Pij是由全零矩阵组成。 I L
[0015] 由于P^j可以由一个以上的单位循环阵组成，导致其并不适合HSS(Horizontal shufflescheduling)译码算法的硬件实施。关于这点在DVBT2和S2的实现方法的文献中 有不少提及到，并提出了相关的牺牲复杂度的解决办法。
[0016] 而P是校验比特对应的矩阵部分，其是如下的双对角阵：
[0017]
【发明内容】
[0018] 本发明的目的旨在提供一种S-IRALDPC码字及对应的编码器、解码器和编 码方法，来解决现有技术中常见的S-IRALDPC码的校验矩阵的结构所带来的不适合 HSS(Horizontalshufflescheduling)译码算法、影响整个LDPC码字性能的问题。
[0019] 本专利即提出了一种匕，只有0个或者1个单位循环矩阵组成的结构。在保持性 能的条件下，适用于HSS译码。同时提出一种具体参数的码字，及其码表，并提出了相应的 编码方法编码器、译码方法及译码器。
[0020] 依据上述目的，实施本发明的一种用于编解码器的S-IRALDPC码字，其码字的结 构为：Η=[Η'ιΠΡ' ]，H'1为信息比特矩阵，P'是校验比特矩阵，ΠΡ'是对校验比特 矩阵做行变换。其中，信息比特矩阵H'i包括多个循环子矩阵Pli]，每一个循环子矩阵只能 是单位循环偏移矩阵或全零矩阵。
[0021] 依据上述目的，实施本发明的一种LDPC编码器，其采用一种S-IRA结构的LDPC码 字，S-IRALDPC码字的结构为：Η=[Η'ιΠΡ' ]，H'1为信息比特矩阵，P'是校验比特矩 阵，ΠΡ'是对校验比特矩阵做行变换。其中，信息比特矩阵H'i包括多个循环子矩阵Pli]， 每一个循环子矩阵只能是单位循环偏移矩阵或全零矩阵。
[0022] 依据上述目的，实施本发明的一种LDPC解码器，其采用一种S-IRA结构的LDPC码 字，S-IRALDPC码字的结构为：Η=[Η'ιΠΡ' ]，H'1为信息比特矩阵，P'是校验比特矩 阵，ΠΡ'是对校验比特矩阵做行变换。其中，信息比特矩阵H'i包括多个循环子矩阵Pli]， 每一个循环子矩阵只能是单位循环偏移矩阵或全零矩阵。
[0023] 依据上述主要特征，本发明编码器、解码器及其中的S-IRALDPC码字的信息比特 矩阵为m行Xn-m列的矩阵：
[0024]
，其中每一个循环子矩阵 mm Phj的大小为γχ 7 ^
[0025] 依据上述主要特征，本发明编码器、解码器及其中的S-IRALDPC码字的校验比特
矩阵P为m行Xm列的矩阵： ，其主对角线和次对角线上 均为1，其余位置为0。
[0026] 依据上述目的，实施本发明的S-IRALDPC码字的编码方法包括以下步骤：
[0027] 获得信息比特U。，ki2,i3,i4,i5, · · ·，inm ^inJ;
[0028] 初始化校验比特p。= 0,ρ! = 0,p2 = 〇,p3 = 〇,P4 = 〇, · · ·，pm = 〇 ;
[0029] 将每一个校验比特pk以及与其相连的信息比特做模2和，k= 0, 1，2…m-1,并做 重新排列，得到重排后的校验比特序列/./ =彳…,/?;
[0030] 将重排后的校验比特序列Ρ=丨/?卩丨,...，ρ二丨做如下累加：
[0031] P' 〇=P' 〇
[0043] 依据上述目的，实施本发明的LDPC编码方法和编码器，其中编码器内置的编码运 算模块采用了所述LDPC的编码方法，其包括：
[0044] 计算校验比特i7/ -i7/ ?匕;+ 其中，j= 〇, 1，2, 3, . . .，m-Ι; ^表示在低密度奇 偶校验矩阵中与P]所关联的信息比特；y]是信息比特的序号，根据如下公式得到：
[0045]
[0046] 其中，q= 320,m= 24000或者m= 11520,X表示参与奇偶校验比特累加的信息 比特的地址，针对上述两个m值，X的表分别为以下两个码表：
[0047] 码表 1 :码率 7/12m= 24000,码长η= 57600
[0048]
[0049]
[0050]
[0051] 码表 2 :码率 12/15m= 11520,码长η= 57600
[0052]
[0053]
[0054]
[0055] 采用了本发明的技术方案，通过大量仿真模拟，找出了比现有技术更适用于 HSS(Horizontalshufflesc