在时间交错模数转换器中减少顺序依赖的失配误差的方法和系统的制作方法
【技术领域】
[0001] 本发明涉及集成电路的领域，尤其是时间交错模数转换器（ADC)。
【背景技术】
[0002] 在许多电子应用中，模数转换器（ADC)将模拟输入信号转换为数字输出信号，例 如，用于进一步的数字信号处理或由数字电子设备存储。从广义上讲，ADC可以转换表示现 实世界现象的模拟电信号，例如，光、声、温度、电磁波或压力，用于数据处理的目的。例如， 在测量系统中，传感器进行测量并产生模拟信号。该模拟信号然后作为输入被提供到模数 转换器（ADC)，以产生数字输出信号，以便进一步处理。在另一实例中，发送器使用电磁波生 成模拟信号，以在空气中携带信息，或发送器发送模拟信号以通过电缆携带信息。该模拟信 号然后由数字电子作为输入提供到ADC的接收器处，以产生数字输出信号，例如，用于进一 步处理。
[0003] 由于其在许多应用中的适用性广，ADC可以用于诸如宽带通信系统、音响系统、接 收器系统等。设计ADC不是简单的任务，因为每个应用程序可在性能、功率、成本和尺寸具 有不同的需求。ADC被用于广泛的应用，包括通信、能源、医疗、仪器仪表和测量、电机控制、 工业自动化和航空航天/国防。随着需要ADC的应用增长，需要快速又准确的转换也随之 增加。
【发明内容】
[0004] 时间交错模数转换器（ADC)使用M个子模数转换器（子ADC)以根据序列，采样模 拟输入信号以产生数字输出。M个子ADC，以时间交错的方式操作，相比于仅一个ADC的采 样速度提高N倍的取样速度。然而，当M个子ADC交错时，数字输出表现出M个子ADC之间 的失配，由于子ADC之间的失配。更多的第二顺序微妙效果在于：由于M个子ADC之间的内 部耦合或其他此类相互作用和效果，来自特定ADC的特定数字输出的失配误差可以根据在 特定子ADC之前和/或之后使用哪个子ADC而不同。如果M个子ADC是随机时间交错，所 述M个子ADC之间的失配成为序列中子ADC选择模式的函数。本公开描述了用于测量和减 少这些顺序依赖的失配的机制，以实现时间交错ADC中的高动态范围性能。
【附图说明】
[0005] 为了提供本公开内容和特征和优点，可参考下面的描述，结合附图并结合，其中， 类似的参考数字表示相同的部件，的一个更完整的理解，其中：
[0006] 图IA示出具有两个子ADC的示例性时间交错ADC ;
[0007] 图IB示出表示图IA的示例性时间交错ADC的采样边缘的时序图；
[0008] 图2示出具有误差校正机制的示例性时间交错ADC ;
[0009] 图3示出具有三个子ADC的示例性随机时间交错ADC ;
[0010] 图4A示出具有两个子ADC的时间交错ADC的频谱的示例性曲线图；
[0011] 图4B示出具有三个子ADC的时间交错ADC的频谱的示例性曲线图；
[0012] 图5示出根据本公开的一些实施例，具有改进的顺序依赖的误差校正机制的示例 性时间交错ADC ;
[0013] 图6是示出根据本公开的一些实施例，用于测量和存储顺序依赖的误差系数的方 法的流程图；和
[0014] 图7是示出根据本公开的一些实施例，用于降低时间交错ADC的顺序依赖误差的 方法的流程图。
【具体实施方式】
[0015] 樽数转换器的基本原理
[0016] 模数转换器（ADC)是将由模拟信号携带的连续物理量转换为表示量的幅度的数 字输出或数字的电子设备（或携带该数字数的数字信号）。ADC通常由下述应用要求定义： 它的带宽（它可以正确地转换为数字信号的模拟信号的频率范围），其分辨率（最大模拟信 号可划分并表示为数字信号的离散电平的数目），其信噪比（ADC如何准确测量相对于ADC 引入噪声的信号）。模数转换器（ADC)有许多不同的设计，其可根据应用的要求来选择。
[0017] 了解时间夺错的ADC
[0018] 交错是用于增加 ADC的采样率的技术。许多低速ADC可以并行地在序列中以时间 交错的方式运行，使用合适时钟以增加有效的组合ADC采样速率。图IA示出具有两个子 ADC的示例性时间交错ADC，以及图IB示出用于图IA的示例性时间交错ADC的采样边缘的 时序图。
[0019] 具体地，图IA示出了具有两个子ADC，ADC_0 102和ADC_1 104的时间交错ADC的 例子，每一个能产生每秒100万个样本（MS/s)。与图IB中所示适当的时钟一起，两个子ADC 可以提供最多200MS/S的总采样速率。适当的时钟可以由时钟发生器106提供，以产生具 有不同相位的时钟信号或选择信号q〇和ql以交替地选择子ADC，用于将模拟输入信号转 换成数字输出。返回参照图1A，所述两个子ADC，ADC_0 102和ADC_1 104,交替地（即，以 连续的顺序或按照固定顺序）采样输入信号Vin，并分别产生相应的数字输出，D ciut。和D ^tl, 其然后通过数字组合器108进行组合以产生200MS/s的数字输出Dciut。在本示例中，子ADC 根据[...ADC_0, ADC_1，ADC_0, ADC_1，ADC_0, ADC_1，...]的固定顺序进行操作，例如以循 环方式。
[0020] 具有两个子ADC的时间交错ADC在本文中作为示例描述，用于理解时间交错ADC 的操作，并且不旨在限制本公开。具有多于两个子ADC的其它时间交错ADC由本公开所设 想。
[0021] 时间夺错ADC的子ADC之间的失配
[0022] 虽然交错是实现较高的采样速度的有用技术，但交错也承受着缺点：即两个子 ADC之间的性能（像偏移、增益、采样带宽或采样时间偏移）的任何失配引起像线性度的整 个ADC性能指标的显著降解（或无杂散动态范围（SFDR))和信噪失真比（SNDR)。这些类型 的失配误差可使用适当算法进行数字估计。一旦估计，失配误差可以在模拟域中补偿或在 数字域中校正。
[0023] 图2示出具有误差校正机制的示例性时间交错ADC。在本公开中，误差校正或减少 涉及估计误差，补偿在模拟域中的误差，和/或校正在数字域中的误差。在本公开的上下文 中，误差在模拟域中进行"补偿"，并且误差在数字域中进行"校正"。在这个例子中，时间交 错ADC的数字块202包括误差估计器204和组合器208。此外，时间交错ADC可以包括数字 误差校正器206和/或误差补偿反馈路径212。
[0024] 图2所示的时间交错ADC的误差校准机制可经配置以校准或驱动ADC_1 104以匹 配ADC_0 102。通常，误差估计器204可以通过静态测量数字输出之间的差异而估计子ADC 之间的失配（或数字输出的平均版本）。因此，误差估计器204可以基于从两个子的ADC的 数字输出测量ADC_0 102和ADC_1 104之间的失配。
[0025] 在估计所述失配之后，误差估计器204或某些其它组件可确定用于减小所估计的 失配可用的误差系数。一种校准技术涉及数字误差校正器206,它接受来自误差估计器204 的误差系数，并以数字方式调整例如ADC_1 104的数字输出，以减少失配误差。另一校准技 术涉及通过反馈数模转换器（DAC) 208将所述误差系数为模拟值，例如以电压，电流，或电 荷DAC调整的形式，并且经由误差补偿反馈路径212注入模拟值或某些其它适当的补偿量 到模拟域，例如，ADC_1 104。误差估计器204通过控制通过误差补偿反馈路径212的模拟 部分（即，子ADC)有效地降低失配。通过这些技术的任一个或两者，ADC_1 104的数字输 出可以被调整以匹配使用一个或多个合适误差系数的ADC_0 102的输出。
[0026] 包括例如ADC_0 102的数字输出和ADC_1 104的校准数字输出的数字输出然后利 用组合器210数字化组合，以构建（最后）的数字输出Dciutt3
[0027] 虽然上述的误差校正技术被描述成涉及具有两个子ADCS的交错ADC，误差校准技 术也适用于具有三个或更多子ADC的交错ADC。此外，虽然上述的误差校准技术选择ADC_0 102作为从其估计或测量失配的参考子ADC，其他子的ADC也可以被选作参考子ADC。
[0028] 图IA和2所示顺序交错的类型受到属性的影响：在误差校正后的任何剩余的失配 误差（这是不可避免的）仍然在ADC频谱显示（例如，通过快速傅里叶产生的频谱），作为 较大集中能量含量的离散频率箱的杂波（spur)。该杂波在图4A中是