亚稳态消除电路及其设备的制造方法
【专利摘要】本发明涉及一种亚稳态消除电路及其设备。亚稳态消除电路包括：动态锁存比较器、比较器输出判断电路、异步时钟产生电路、亚稳态判断电路和动态电荷注入电路，亚稳态判断电路在设定时间内检测所接收的比较器输出判断电路信号的比较结果，并仅在显示出比较器输出判断电路的信号没有差异的情况下允许动态电荷注入电路向电路中注入相应的电荷以消除电路的亚稳态。本发明通过允许动态电荷注入电路向电路中注入电荷以消除亚稳态，使得电路更加稳定，而且该电路具有低功耗的优点。
【专利说明】
亚稳态消除电路及其设备
技术领域
[0001] 本发明涉及微电子技术设计领域，具体而言，本发明涉及亚稳态消除电路及其设 备。
【背景技术】
[0002] 现有的模数转化器是模拟信号和数字信号之间的重要接口。随着现代网络的发 展，具有低功耗、小体积、中等分辨率以及中高等采样率的模数转化器的需求越来越大。
[0003] 由于逐次逼近型模数转换器在功耗、面积、精度、速度、成本等方面优良的表现性 能，而被广泛应用。
[0004] 现有的逐次逼近型模数转换器发展的瓶颈主要表现在:逐次逼近型模数转换器中 的亚稳态现象。对于高分辨率的逐次逼近型模数转换器，当比较器的输入电压信号过于微 弱，此时比较器的输入电压信号非常接近，导致比较器不能快速的判断出其输入电压信号 的大小，因而更容易发生亚稳态现象。
【发明内容】
[0005] 本发明实施例在于提供一种亚稳态消除电路及其设备，该亚稳态消除电路通过亚 稳态判断电路在设定时间内检测信号的比较结果，并仅在显示出相应的信号没有显著差异 的情况下允许向电路中注入相应的电荷以消除电路的亚稳态，以使得电路更加稳定。
[0006] 第一方面，本发明提供了一种亚稳态消除电路，所述电路包括：
[0007] 动态锁存比较器、比较器输出判断电路、异步时钟产生电路、亚稳态判断电路和动 态电荷注入电路，
[0008] 异步时钟产生电路产生动态锁存比较器的异步时钟控制信号；
[0009] 亚稳态判断电路在设定时间内检测所接收的比较器输出判断电路的信号的比较 结果，并仅在显示出比较器输出判断电路的信号没有显著差异的情况下允许动态电荷注入 电路向电路中注入相应的电荷以消除电路的亚稳态。
[0010]优选的，动态电荷注入电路包括：
[0011] 开关和电流源，开关的一端与电流源相连接，开关的另一端与动态锁存比较器的 输入端相连接，电流源的另一端与电路的电源端相连接。
[0012] 优选的，亚稳态判断电路被触发时，控制动态电荷注入电路的接通，使得动态电荷 注入电路对动态锁存比较器的锁存级放电，以使比较器输出判断电路产生相应的脉冲信 号;或者，
[0013] 亚稳态判断电路无输出时，动态电荷注入电路关闭，使得外界电源对动态电荷注 入电路进行充电，以准备下一次动态电荷注入电路的放电过程。
[0014] 优选的，动态锁存比较器包括动态预放大级和锁存级；
[0015] 动态预放大级实现对电路的输入电压信号进行预放大处理的过程，以生成放大的 电压信号并输出；
[0016]锁存级对放大的电压信号进行电压信号比较处理的过程，以生成相应的有效信号 并输出，其中，动态预放大级的输出端与锁存级的输入端相连接。
[0017]优选的，亚稳态判断电路设定与设定时间相对应的动态电荷注入所需的触发脉冲 阈值。
[0018] 优选的，亚稳态判断电路设定与动态电荷注入电路相对应的电流源。
[0019] 优选的，所述电路还包括逐次逼近逻辑，逐次逼近逻辑设定与开关电容数模转换 器相对应的控制逻辑。
[0020] 优选的，采用与非门的形式产生比较器输出判断电路信号的比较结果并输出。
[0021] 第二方面，本发明实施例提供了消除电路亚稳态的稳态仪，包括如第一方面所述 的任一电路的设备。
[0022] 本发明实施例提供了亚稳态消除电路及其设备，该亚稳态消除电路通过亚稳态判 断电路在设定时间内检测信号的比较结果，并仅在显示出相应的信号没有显著差异的情况 下允许向电路中注入相应的电荷以消除电路的亚稳态，以使得电路更加稳定。
【附图说明】
[0023]图1是本发明的基于反馈环路动态电荷注入的亚稳态消除电路的总体原理框图；
[0024] 图2是本发明的基于反馈环路动态电荷注入的亚稳态消除电路的另一优化结构框 图；
[0025] 图3是本发明的基于反馈环路动态电荷注入的亚稳态消除电路的又一优化结构框 图；
[0026] 图4是本发明实施例提供的亚稳态消除电路的时序图。
【具体实施方式】
[0027] 下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
[0028] 如图1所示，为本发明的基于反馈环路动态电荷注入的亚稳态消除电路的总体原 理框图。图1中图示为：101、开关电容数模转换器，102、动态锁存比较器，其中，102a为动态 锁存比较器的动态预放大级，l〇2b为动态锁存比较器的锁存级，103、比较器输出判断电路， 104、异步时钟产生电路，105、亚稳态判断电路，106、逐次逼近逻辑，107、动态电荷注入电 路。
[0029] 开关电容式数模转换器101输入端接收差分输入信号，完成对输入信号的采样，并 由逐次逼近逻辑106控制产生输出信号，以及将所产生的输出信号连接至动态锁存比较器 102。动态锁存比较器102包括:动态预放大级102a和锁存级102b，其中动态预放大级102a的 两个输出端分别接锁存级l〇2b的两个输入端，动态预放大级102a用于实现对输入电压信号 的预放大，然后由锁存级l〇2b通过正反馈处理过程以产生相应的输出结果，输出结果反映 出对应的输入电压信号的比较过程。比较器输出判断电路103包括:其两个输入端分别接动 态锁存比较器102的两个输出端，并根据动态锁存比较器102的输出结果Q和Qb产生Valid信 号，其中，Valid信号用于反映比较器输出判断电路信号的比较结果。当Valid信号的数值为 1时，表示相应的信号(输出结果Q和Qb)有显著差异，反之，当Valid信号的数值为0时，表示 相应的信号(输出结果Q和Qb)没有显著差异。逐次逼近逻辑106的输入端接比较器输出判断 电路103的输出端，从而接收到相应的Valid信号，进而产生控制开关电容数模转换器1的控 制逻辑。异步时钟产生电路104的输入端与比较器输出判断电路103的输出端和逐次逼近逻 辑106的输出端相接，用来产生动态锁存比较器102的异步时钟控制信号Latch。亚稳态判断 电路105的输入端接比较器输出判断电路10 3的输出端，从而接收到相应的Va 1 i d，用来产生 动态电荷注入触发脉冲。动态电荷注入电路107包括:开关SjP电流源I i，S1的一端接电流源 Ii，另一端接到动态锁存比较器102的一个输入端OP，由亚稳态判断电路105控制动态电荷 注入电路107的状态，电流源11的另一端接与电源VDD相连接。
[0030] 需要进一步说明的是，在本发明实施例所提供的亚稳态消除电路中，通过采用与 非门的形式产生比较器输出判断电路信号的比较结果并输出。即，Valid信号等于Q与Qb与 非，具体地，在比较器复位期间，Q为T，Qb为"1"，则相应的，经过与非门，"Γ与"Γ的与非 为"0"，经过与非门产生的Valid信号的数值为0;在比较器比较期间，Q为"1"、Q B为"0"，或 者，Q为"〇"、Qb为"Γ;则相应的，经过与非门，"Γ与"0"的与非为"1"，经过与非门产生的 Valid信号的数值为1。这样，当Valid信号的数值为1时，表示相应的信号有显著差异，即，输 出结果Q和输出结果Qb有显著差异，反之，当Valid信号的数值为0时，表示相应的信号没有 显著差异，即输出结果Q和输出结果Qb没有显著差异。这样，就可以通过分析亚稳态判断电 路在设定时间内检测信号的比较结果，并仅在比较结果显示出相应的信号没有显著差异的 情况下允许向电路中注入相应的电荷以消除电路的亚稳态，以使得电路更加稳定。
[0031] 通过如图1所示的亚稳态消除电路的总体原理框图，可以看出：通过分析亚稳态判 断电路在设定时间内检测信号的比较结果，并仅在比较结果显示出相应的信号没有显著差 异的情况下允许向电路中注入相应的电荷以消除电路的亚稳态，以使得电路更加稳定。 [0032]进一步地，本发明的亚稳态消除电路是基于反馈环路动态电荷注入的异步逐次逼 近模数转换器亚稳态的消除电路。其中，动态锁存比较器102、比较器输出判断电路103、异 步时钟产生电路104、亚稳态判断电路105以及动态电荷注入电路107构成一个反馈网络。亚 稳态判断电路105通过检测Valid信号以判断动态锁存比较器102是否进入亚稳态状态。具 体而言，如在规定的时间（例如△ T)内未检测到Valid信号发生变化，则亚稳态判断电路105 产生一个短脉冲信号，亚稳态判断电路105通过控制动态电荷注入单元107触发开和电 流源Ii向电路中注入电荷，打破动态锁存比较器102的亚稳平衡态，促使动态锁存比较器 102进入新的正指数建立过程，快速锁定到一个新的比较结果，当比较结果显示出：信号有 显著的差异，从而证明电路处于稳定的状态，实现了消除电路原先的不稳定的亚稳态的目 的。
[0033] 进一步地，动态电荷注入电路107与动态锁存比较器102可以有多种连接方式。如 图1所示，动态电荷注入电路107与动态锁存比较器102之间所采用的连接方式是电流源h、 开关Si分别并联连接至动态锁存比较器102的输入端0P。此外，在实际应用中，动态电荷注 入电路107与动态锁存比较器102之间所采用的连接方式还可以具体为：电流源h、开关Si* 别并联连接至动态锁存比较器102的输入端ON。
[0034] 在本发明实施例提供的亚稳态消除电路中动态锁存比较器、比较器输出判断电 路、异步时钟产生电路、亚稳态判断电路以及动态电荷注入电路构成一个反馈网络。
[0035] 异步时钟产生电路产生动态锁存比较器的异步时钟控制信号；
[0036] 亚稳态判断电路在设定时间内检测所接收的比较器输出判断电路信号的比较结 果，并仅在显示出比较器输出判断电路的信号没有显著差异的情况下允许动态电荷注入电 路向电路中注入相应的电荷以消除电路的亚稳态。
[0037] 本发明实施例的亚稳态消除电路，通过分析亚稳态判断电路在设定时间内检测信 号的比较结果，并仅在比较结果显示出相应的信号没有显著差异的情况下允许向电路中注 入相应的电荷以消除电路的亚稳态，以使得电路更加稳定。
[0038] 作为本发明的实施例，动态电荷注入电路包括:开关和电流源，开关的一端与电流 源相连接，开关的另一端与动态锁存比较器的输入端相连接，电流源的另一端与电路的电 源端相连接。
[0039]作为本发明的实施例，亚稳态判断电路被触发时，控制动态电荷注入电路的接通， 使得动态电荷注入电路对动态锁存比较器的锁存级放电，以使比较器输出判断电路产生相 应的脉冲信号；或者，亚稳态判断电路无输出时，动态电荷注入电路关闭，使得外界电源对 动态电荷注入电路进行充电，以准备下一次动态电荷注入电路的放电过程。
[0040]作为本发明的实施例，动态锁存比较器包括动态预放大级和锁存级；动态预放大 级实现对电路的输入电压信号进行预放大处理的过程，以生成放大的电压信号并输出；锁 存级对放大的电压信号进行电压信号比较处理的过程，以生成相应的有效信号并输出，其 中，动态预放大级的输出端与锁存级的输入端相连接。
[0041 ]需要说明的是，亚稳态判断电路在规定的时间（Δ T)内检测Valid彳目号的时间（Δ T)是可以通过编程设置不同的检测时间（ΔΤ)的间隔，以满足用户的不同需求。
[0042]作为本发明的实施例，亚稳态判断电路设定与设定时间相对应的动态电荷注入所 需的触发脉冲阈值。需要说明的是，动态电荷注入电路所注入的动态电荷的触发脉冲是可 以通过编程设置产生宽度不同的触发脉冲，以满足用户的不同需求。
[0043]作为本发明的实施例，亚稳态判断电路设定与动态电荷注入电路相对应的电流 源。需要说明的是，用于产生动态电荷的电流源是可以通过编程来产生大小和强度不同的 电流，以满足用户的不同需求。
[0044] 作为本发明的实施例，所述电路还包括逐次逼近逻辑，逐次逼近逻辑设定与开关 电容数模转换器相对应的控制逻辑。
[0045] 作为本发明的实施例，采用与非门的形式产生比较器输出判断电路信号的比较结 果并输出。需要说明的是，除了与非门的形式之外，比较器输出判断电路可以有多种形式来 产生相应的Valid信号，在此不再赘述。
[0046]本发明实施例的亚稳态消除电路，通过分析亚稳态判断电路检测在设定时间内信 号的比较结果，并仅在比较结果显示出相应的信号没有显著差异的情况下允许向电路中注 入相应的电荷以消除电路的亚稳态，以使得电路更加稳定。
[0047] 图2是本发明的基于反馈环路动态电荷注入的亚稳态消除电路的另一优化结构框 图。将图2与图1进行对比，图2是与图1所不同的实现形式，具体实现方式为：由亚稳态判断 电路直接产生一个控制信号，连接至比较器输出判断电路，用来控制Va 1 i d信号的产生。
[0048] 图3是本发明的基于反馈环路动态电荷注入的亚稳态消除电路的又一优化结构框 图。
[0049] 将图3与图1进行对比，图3是与图1所不同的实现形式，具体实现方式为：图3还可 在锁存器的另一端0N接同0P端相同的反馈单元（电流源1 2和开关&)作为备用的动态电荷注 入电路，其中S2接固定电平，以保证开关处于关断状态，使电路具有对称性，从而达到进一 步地优化电路的目的。
[0050] 图4是本发明实施例提供的亚稳态消除电路的时序图。如图4所不，结合电路时序 图，描述异步逐次逼近型模数转换器亚稳态的消除过程。
[0051] 本发明的实施例中，正常的工作模式为:输入电压信号先经过动态锁存比较器的 动态预放大级放大后传输至动态锁存比较器的锁存级，放大后的信号存在电压差。因此放 电速度的不同，经过动态锁存比较器的锁存级的正反馈作用分辨出结果Q和Qb，然后Q和Qb通 过与非门产生Valid信号。当Latch信号为"0"时，动态锁存比较器处于复位状态，对应的Q和 Qb均为"Γ，经过与非门产生的Valid信号为"0"，此时由异步时钟产生电路产生的Latch信 号变为"Γ;当Latch信号为"Γ时，动态锁存比较器进入正常的比较态，分辨出Q和Qb，Q为 "Γ、Qb为"0"，或者，Q为"0"、Qb为"Γ ;经过与非门产生的Valid信号为T，此时由异步时钟 产生电路产生的Latch信号变为"0"，以此循环下去，直到完成逐次逼近型模数转换器的转 换过程。
[0052]需要进一步说明的是，在本发明实施例所提供的亚稳态消除电路中，Latch信号与 Q和Qb的关系是由动态锁存比较器来实现的。Valid信号和Latch信号的对应关系是通过异 步时钟产生电路来实现的，具体的是通过逻辑门实现Latch等于Valid的非，在这里不再赘 述。
[0053]而当动态锁存比较器的输入电压信号非常接近时，即小于1LSB( Least Significant Bit，最低有效位）（甚至是1/2LSB、1/4LSB)，Latch信号为"Γ时，动态锁存比 较器的锁存级在规定的时间A Τ内未能分辨出Q和Qb，对应的Valid信号一直为"0"，那么相 应的Latch信号一直持续为"1"，动态锁存比较器进入亚稳态状态。
[0054]相应的异步逐次逼近型模数转换器亚稳态的消除过程具体如下所述：
[0055] a)由亚稳态判断电路在规定的时间ΔΤ内未能检测Valid信号变为"Γ，从而判断 出动态锁存比较器进入了亚稳态状态。b)由亚稳态判断电路自身产生一个短脉冲信号来触 发开关Si闭合；is:闭合后，电流源1:向动态锁存比较器的锁存级注入相应的电荷，从而破 坏锁存器的亚稳态状态，使得电路的电压达到稳定的状态。
[0056]具体实现过程为:使Q为"Γ、Qb为"0"，或者，Q为"0"、Qb为"Γ ;相应的Valid信号为 "Γ，Latch信号变为"0"，促使动态锁存比较器进入新的正指数建立过程，快速锁定到一个 新的稳定有效地比较结果，从而达到了消除亚稳态的目的。需要说明的是，动态电荷注入电 路所注入的电荷的电荷量可参考如下公式:= -77一 .，其中，Q具体为:动态电荷注入电路 (4) 所注入的电荷的电荷量，Vmeta具体为:使得锁存器能够在既定时间内脱离亚稳态的最小初 始状态电压，Cp具体为:锁存器锁输入节点的寄生电容。
[0057]本发明实施例的亚稳态消除电路，通过分析亚稳态判断电路在设定时间内检测信 号的比较结果，并仅在比较结果显示出相应的信号没有显著差异的情况下允许向电路中注 入相应的电荷以消除电路的亚稳态，以使得电路更加稳定。
[0058]此外，正如上述公式所示，需要说明的是，动态电荷注入电路所注入的动态电荷的 电荷量是可以通过上述公式精确计算的，以满足用户的不同需求。相对于现有的技术，本发 明实施例提供的亚稳态消除电路，能够更加精准地向电路中注入相应的电荷以消除电路的 亚稳态，以使得电路更加稳定。
[0059] 在实际应用中，上述亚稳态消除电路还可以用于制备包括上述电路的消除电路亚 稳态的稳态仪，具体细节参照亚稳态消除电路相应的细节，在此不再赘述。
[0060] 以上所述的【具体实施方式】，对本发明的目的、技术方案和有益效果进行了进一步 详细说明，所应理解的是，以上所述仅为本发明的【具体实施方式】而已，并不用于限定本发明 的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含 在本发明的保护范围之内。
【主权项】
1. 一种亚稳态消除电路，其特征在于，包括:动态锁存比较器、比较器输出判断电路、异 步时钟产生电路、亚稳态判断电路和动态电荷注入电路， 所述异步时钟产生电路产生所述动态锁存比较器的异步时钟控制信号； 所述亚稳态判断电路在设定时间内检测所接收的所述比较器输出判断电路的信号的 比较结果，并仅在显示出所述比较器输出判断电路的信号没有显著差异的情况下允许所述 动态电荷注入电路向所述电路中注入相应的电荷以消除所述电路的亚稳态。2. 根据权利要求1所述的亚稳态消除电路，其特征在于，所述动态电荷注入电路包括： 开关和电流源，所述开关的一端与所述电流源相连接，所述开关的另一端与所述动态 锁存比较器的输入端相连接，所述电流源的另一端与所述电路的电源端相连接。3. 根据权利要求1或2所述的亚稳态消除电路，其特征在于， 所述亚稳态判断电路被触发时，控制所述动态电荷注入电路的接通，使得所述动态电 荷注入电路对所述动态锁存比较器的锁存级放电，以使所述比较器输出判断电路产生相应 的脉冲信号;或者， 所述亚稳态判断电路无输出时，所述动态电荷注入电路关闭，使得外界电源对所述动 态电荷注入电路进行充电，以准备下一次所述动态电荷注入电路的放电过程。4. 根据权利要求3所述的亚稳态消除电路，其特征在于，所述动态锁存比较器包括动态 预放大级和锁存级； 所述动态预放大级实现对所述电路的输入电压信号进行预放大处理的过程，以生成放 大的电压信号并输出； 所述锁存级对所述放大的电压信号进行电压信号比较处理的过程，以生成相应的有效 信号并输出，其中，所述动态预放大级的输出端与所述锁存级的输入端相连接。5. 根据权利要求1所述的亚稳态消除电路，其特征在于，所述亚稳态判断电路设定与所 述设定时间相对应的动态电荷注入所需的触发脉冲阈值。6. 根据权利要求5所述的亚稳态消除电路，其特征在于，所述亚稳态判断电路设定与所 述动态电荷注入电路相对应的电流源。7. 根据权利要求1所述的亚稳态消除电路，其特征在于，所述电路还包括逐次逼近逻 辑，所述逐次逼近逻辑设定与所述开关电容数模转换器相对应的控制逻辑。8. 根据权利要求1所述的亚稳态消除电路，其特征在于，采用与非门的形式产生所述比 较器输出判断电路信号的比较结果并输出。9. 一种消除电路亚稳态的稳态仪，其特征在于，包括权利要求1-8任一电路的设备。
【文档编号】H03M1/10GK105897268SQ201610312869
【公开日】2016年8月24日
【申请日】2016年5月12日
【发明人】曹淑新, 张莉莉
【申请人】英特格灵芯片(天津)有限公司