一种峰值保持电路的制作方法
【专利摘要】本发明公开了一种峰值保持电路，包括电压比较器，A采样保持器，B采样保持器以及外围电路；所述A采样保持器与B采样保持器的输入端接输入电压Vi，A采样保持器的逻辑控制端接高电平，电压比较器比较A采样保持器的输入电压Vi与输出电压Voa；电压比较器的输出端连接B采样保持器逻辑控制端；B采样保持器的输出电压Vob为采样保持后的输出电压Vo。本发明能够将模拟电压在到达峰值时需要保持一定的时间，供后续电路采样，采样功能完成后，峰值电压能在短时间内泄放为零，不会影响到下一个脉冲信号输入。
【专利说明】
一种峰值保持电路
技术领域
[0001 ]本发明涉及解码成像技术领域，具体是指一种峰值保持电路。
【背景技术】
[0002]在解码成像技术领域中，峰值的准确提取直接影响到了成像质量，而模拟电路后续的模数转换电路对峰值的采样需要一定的时间，所以模拟电压在到达峰值时需要保持一定的时间，以供后续电路采样，采样功能完成后，峰值电压要在短时间内泄放为零，不能影响下一个脉冲信号输入。
【发明内容】
[0003]本发明的目的在于提供一种能够将峰值保持一定时间，且能在采样完成后将峰值电压短时间泄放为零的峰值保持电路。
[0004]本发明通过下述技术方案实现:包括电压比较器，A采样保持器，B采样保持器以及外围电路;所述A采样保持器与B采样保持器的输入端接输入电压Vi，A采样保持器的逻辑控制端接高电平，电压比较器比较A采样保持器的输入电压Vi与输出电压Voa;电压比较器的输出端连接B采样保持器逻辑控制端;B采样保持器的输出电压Vob为采样保持后的输出电压Vo ο
[0005]所述外围电路中包含电源、采样电阻、保持电容以及肖特基二极管等常规电路。
[0006]本发明具有以下优点及有益效果:
本发明能够将模拟电压在到达峰值时需要保持一定的时间，供后续电路采样，采样功能完成后，峰值电压能在短时间内泄放为零，不会影响到下一个脉冲信号输入。
【附图说明】
[0007]图1为本发明的电路原理图。
[0008]其中:I一电压比较器，2—A采样保持器，3—B采样保持器。
【具体实施方式】
[0009]下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。
[0010]实施例:
本实施例的电路原理图如图1所示，包括电压比较器I，A采样保持器2，B采样保持器3以及外围电路;所述A采样保持器2与B采样保持器3的输入端接输入电压Vi，A采样保持器2的逻辑控制端接高电平，电压比较器I比较A采样保持器2的输入电压Vi与输出电压Voa;电压比较器I的输出端连接B采样保持器3逻辑控制端;B采样保持器3的输出电压Vob为采样保持后的输出电压Vo。
[0011]所述外围电路中包含电源、采样电阻、保持电容以及肖特基二极管等常规电路。
[0012]本实施例中电压比较器I采用的是Lm211芯片，对于该Lm211芯片而言，当正向输入端输入电压大于反向输入端输入电压时，输出为高电平，当正向输入端输入电压小于反向输入端输入电压时，输出为低电平;A采样保持器2与B采样保持器3均采用LF398芯片，对于该LF398芯片，当逻辑控制端输入为高电平时，芯片处于采样状态，当逻辑控制端输入为低电平时，芯片处于保持状态。
[0013]输入电压V i连接电压比较器I的正向输入端，A采样保持器2的输出电压Voa连接电压比较器I的反向输入端，当Vi大于Voa时，电压比较器I输出为高电平，输入到B采样保持器3的逻辑控制端，使B采样保持器3处于采样状态；当Vi达到峰值而下降时，Vi小于Voa，输出为低电平，输入到B采样保持器3的逻辑控制端，使B采样保持器3处于保持状态，输出电压Vo峰值就处于保持状态，保持时间为电压的下降沿时间；当输入电压Vi下降沿结束时，电压比较器I的输出变为高电平，使B采样保持器3处于采样状态，输出电压Vo的峰值电压在很短的时间内迅速泄放，重新进入下一个采样保持状态。
[0014]以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。
【主权项】
1.一种峰值保持电路，其特征在于:包括电压比较器(I)，A采样保持器(2)，B采样保持器(3)以及外围电路;所述A采样保持器(2)与B采样保持器(3)的输入端接输入电压Vi，A采样保持器(2)的逻辑控制端接高电平，电压比较器(I)比较A采样保持器(2)的输入电压Vi与输出电压Voa;电压比较器(I)的输出端连接B采样保持器(3)逻辑控制端;B采样保持器(3)的输出电压Vob为米样保持后的输出电压Vo。
【文档编号】H03M1/12GK105959010SQ201610276671
【公开日】2016年9月21日
【申请日】2016年4月29日
【发明人】周洁
【申请人】成都易创思生物科技有限公司