一种单端输入双端输出的增益可调的低噪声放大器的制造方法
【专利摘要】本发明公开了一种单端输入双端输出的增益可调的低噪声放大器，属于无线通信电路领域，包括：单转差放大电路(100)和缓冲电路(200)；单转差放大电路(100)包括差分放大倍数调节子电路(100)；进一步包括：与单端输入端(In1)连接的栅极放大管(Mg)，与栅极放大管(Mg)连接的源极放大管(Ms)；源极放大管(Ms)包括多个NMOS单元，通过选择连通不同个数的NMOS单元，以调节源极放大管(Ms)相对于栅极放大管(Mg)的尺寸倍数，进而调节对单端输入信号(SIn)的差分放大倍数，获得不同放大倍数的差分信号；缓冲电路(200)用于通过差分输入端(In2±)接收该差分信号，并对其进行处理，以获得新的差分信号用于输出；实现了增益可调和平衡差分输出。
【专利说明】
一种单端输入双端输出的増益可调的低噪声放大器
技术领域
[0001]本发明涉及无线通信电路的低噪声放大器领域，尤其涉及一种单端输入双端输出的增益可调的低噪声放大器。
【背景技术】
[0002]近些年来，无线通讯技术在不断的发展，以满足各行各业的不同需求。低噪声放大器(LNA，Low Noise AmpIifier)常用于射频接收系统的前端，对接收系统的整体性能起着至关重要的作用，其需要有一定的增益来放大天线接收到的微弱信号并抑制系统后级电路的噪声干扰，同时自身的噪声系数要低、线性度要高，并且需要将从天线接收到的单端信号转换为差分输出信号。低噪声放大器的设计难点就在于如何将以上这些指标进行折中。
[0003]目前市场上的LNA主要分为两种，一种是在片外采用单端转差分变压器，将从天线接收到的信号转换为差分信号后送入到LNA中进行信号处理，此时LNA设计成差分输入差分输出结构，这种结构具有很好的对称性，但是宽带片外变压器增加了成本;另外一种是在片内做单端输入、差分输出网络，这种LNA不需要片外变压器，而且可以采用噪声消除、非线性抵消等技术来提高噪声系数和线性度，但是这种结构往往存在差分输出端阻抗不平衡，而导致LNA输出不平衡的差分信号的问题。
【发明内容】
[0004]本发明针对现有技术中存在的，单端输入双端输出LNA的信号放大增益不足且不可调、以及输出的差分信号不平衡的技术问题，提供了一种单端输入双端输出的增益可调的低噪声放大器，能够实现对输入的单端信号进行增益可调的差分放大处理，以及输出平衡的差分信号的技术效果。
[0005]本发明提供了一种单端输入双端输出的增益可调的低噪声放大器，包括:单转差放大电路和第一级缓冲电路；
[0006]所述单转差放大电路包括依次连通的单端输入端、差分放大倍数调节子电路和第一差分输出端，所述第一级缓冲电路包括第一差分输入端和第二差分输出端；
[0007]所述单转差放大电路用于通过所述单端输入端接收单端输入信号，并通过所述差分放大倍数调节子电路对所述单端输入信号进行滤波放大处理和相位幅度调整，以获得第一差分信号，并通过所述第一差分输出端输出所述第一差分信号；
[0008]其中，所述差分放大倍数调节子电路包括:与所述单端输入端连接的栅极放大管，与所述栅极放大管连接的源极放大管，一一对应与所述栅极放大管和所述源极放大管连接的第一电阻和第二电阻;所述源极放大管包括多个NMOS单元，通过选择连通所述源极放大管中不同个数的NMOS单元，以调节所述源极放大管相对于所述栅极放大管的尺寸倍数，进而调节所述差分放大倍数调节子电路对所述单端输入信号的差分放大倍数，获得不同放大倍数的第一差分信号；
[0009]所述第一级缓冲电路用于通过所述第一差分输入端接收所述第一差分信号，并对所述第一差分信号进行滤波和放大处理，以获得第二差分信号，并通过所述第二差分输出端输出所述第二差分信号。
[0010]可选的，所述差分放大倍数调节子电路还包括:
[0011 ] 一一对应与所述栅极放大管和所述源极放大管连接的第一 NMOS管和第二 NMOS管；其中，所述栅极放大管通过所述第一NMOS管与所述第一电阻连接，所述源极放大管通过所述第二 NMOS管与所述第二电阻连接；
[0012]所述第二匪OS管包括多个NMOS单元，当所述源极放大管相对于所述栅极放大管的尺寸倍数被调节时，通过选择连通所述第二匪OS管中不同个数的匪OS单元，以对应调节所述第二 NMOS管相对于所述第一 NMOS管的尺寸倍数。
[0013]可选的，所述第一电阻为可调电阻；当所述源极放大管相对于所述栅极放大管的尺寸倍数被调节时，对应调节所述第一电阻相对于所述第二电阻的电阻倍数。
[0014]可选的，所述差分放大倍数调节子电路还包括:第一电源输入端、第一偏置电压输入端、第二偏置电压输入端、第三偏置电压输入端、第三电阻、第一电容、第二电容和第一电感；
[0015]所述第一电源输入端分别连接至所述第一电阻和所述第二电阻的一端，所述第一电阻的另一端连接所述第一 NMOS管的漏极，所述第二电阻的另一端连接所述第二匪OS管的漏极;所述第一 NMOS管的栅极与所述第一偏置电压输入端连接，用于通过所述第一偏置电压输入端输入第一偏置电压;所述第二 NMOS管的栅极与所述第二偏置电压输入端连接，用于通过所述第二偏置电压输入端输入第二偏置电压;所述第一 NMOS管的源极连接所述共栅放大管的漏极;所述第二 NMOS管的源极连接所述共源放大管的漏极;所述共栅放大管的栅极连接所述第三偏置电压输入端;所述共源放大管的栅极通过第三电阻连接所述第三偏置电压输入端或OV电压;所述共栅放大管的源极分别连接所述第一电容的一端、所述第二电容的一端和所述第一电感的一端，所述第一电容的另一端用于输入所述单端输入信号，所述第二电容的另一端连接所述共源放大管的栅极，所述第一电感的另一端接地;所述共源放大管的源极接地。
[0016]可选的，所述低噪声放大器还包括:第二级缓冲电路；
[0017]所述第二级缓冲电路包括第二差分输入端和第三差分输出端;所述第二差分输入端与所述第二差分输出端连接；
[0018]所述第二级缓冲电路用于对所述第一级缓冲电路输出的第二差分信号进行进一步的滤波放大处理和相位幅度调整，以获得第三差分信号，并通过所述第三差分输出端输出所述第三差分信号；
[0019]所述第二差分输出端和所述第三差分输出端作为所述低噪声放大器的两个输出端口，用于可选择地输出所述低噪声放大器的差分输出信号。
[0020]可选的，所述低噪声放大器还包括:开关选择电路；
[0021]所述开关选择电路与所述第二差分输出端和所述第三差分输出端连接，用于在开关状态改变时选择所述第二差分信号或所述第三差分信号作为所述低噪声放大器的差分输出信号。
[0022]可选的，所述第一级缓冲电路包括:高通滤波器和全差分放大器;所述高通滤波器的差分输入端连接所述第一差分输入端，所述高通滤波器的差分输出端连接所述全差分滤波器的差分输入端;所述全差分滤波器的差分输出端连接所述第二差分输出端。
[0023]可选的，所述高通滤波器包括:第三电容、第四电容、第四电阻、第五电阻和第四偏置电压输入端;所述第三电容和所述第四电容的一端用于输入所述第一差分信号，所述第三电容的另一端连接所述第四电阻的一端、还与所述全差分放大器连接，所述第四电容的另一端连接所述第五电阻的一端、还与所述全差分放大器连接，所述第四电阻和第五电阻另一端相连并与所述第四偏置电压输入端连接。
[0024]可选的，所述全差分放大器包括:第二电源输入端、第六电阻、第七电阻、第三NMOS管、第四NMOS管、第五NMOS管和第五偏置电压输入端；
[0025]所述第二电源输入端分别连接至所述第六电阻和所述第七电阻的一端，所述第六电阻和所述第七电阻的另一端分别连接所述第三NMOS管和所述第四NMOS管的漏极;所述第三WOS管的栅极连接所述第三电容;所述第四匪OS管的栅极连接所述第四电容;所述第三NMOS管的源极连接所述第五匪OS管的漏极;所述第四NMOS管的源极连接所述第五NMOS管的漏极;所述第五偏置电压输入端连接所述第五NMOS管的栅极;所述第五NMOS管的源极接地。
[0026]可选的，所述第二级缓冲电路的结构与所述第一级缓冲电路的结构相同。
[0027]本发明中提供的一个或多个技术方案，至少具有如下技术效果或优点:
[0028]由于在本发明中，单端输入双端输出的增益可调的低噪声放大器，包括:单转差放大电路和第一级缓冲电路;所述单转差放大电路包括依次连通的单端输入端、差分放大倍数调节子电路和第一差分输出端，所述第一级缓冲电路包括第一差分输入端和第二差分输出端;所述单转差放大电路用于通过所述单端输入端接收单端输入信号，并通过所述差分放大倍数调节子电路对所述单端输入信号进行差分放大，以获得第一差分信号，并通过所述第一差分输出端输出所述第一差分信号;其中，所述差分放大倍数调节子电路包括:与所述单端输入端连接的栅极放大管，与所述栅极放大管连接的源极放大管;所述源极放大管包括多个NMOS单元，通过选择连通所述源极放大管中不同个数的NMOS单元，以调节所述源极放大管相对于所述栅极放大管的尺寸倍数，进而调节所述差分放大倍数调节子电路对所述单端输入信号的差分放大倍数，获得不同放大倍数的第一差分信号;进一步，所述第一级缓冲电路用于通过所述第一差分输入端接收所述第一差分信号，并对所述第一差分信号进行滤波放大处理和相位幅度调整，以获得第二差分信号，并通过所述第二差分输出端输出所述第二差分信号。有效地解决了现有技术中单端输入双端输出LNA的信号放大增益不足且不可调、以及输出的差分信号不平衡的技术问题，实现了对输入的单端信号进行增益可调的差分放大处理，并且经过缓冲电路处理后输出平衡的差分信号。
【附图说明】
[0029]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其它的附图。
[0030]图1为本发明实施例提供的第一种单端输入双端输出的增益可调的低噪声放大器的结构示意图；
[0031]图2为本发明实施例提供的低噪声放大器的一种单转差放大电路的结构示意图；
[0032]图3为图2所示的单转差放大电路的一种【具体实施方式】的电路原理图；
[0033]图4为本发明实施例提供的一种由四个NMOS单元构成的共源放大管的结构示意图；
[0034]图5A为本发明实施例提供的第二种单端输入双端输出的增益可调的低噪声放大器的结构示意图；
[0035]图5B为图5A所示的低噪声放大器的开关选择电路的一种【具体实施方式】的结构示意图；
[0036]图6为本发明实施例提供的一种低噪声放大器的第一级缓冲电路的结构示意图；
[0037]图7为本发明实施例提供的一种低噪声放大器的第二级缓冲电路的结构示意图。
【具体实施方式】
[0038]本发明实施例通过提供一种单端输入双端输出的增益可调的低噪声放大器，解决了现有技术中存在的，单端输入双端输出LNA的信号放大增益不足且不可调、以及输出的差分信号不平衡的技术问题，实现了对输入的单端信号进行增益可调的差分放大处理，以及输出平衡的差分信号的技术效果。
[0039]本发明实施例的技术方案为解决上述技术问题，总体思路如下:
[0040]本发明实施例提供了一种单端输入双端输出的增益可调的低噪声放大器，包括:单转差放大电路和第一级缓冲电路;所述单转差放大电路包括依次连通的单端输入端、差分放大倍数调节子电路和第一差分输出端，所述第一级缓冲电路包括第一差分输入端和第二差分输出端;所述单转差放大电路用于通过所述单端输入端接收单端输入信号，并通过所述差分放大倍数调节子电路对所述单端输入信号进行差分放大，以获得第一差分信号，并通过所述第一差分输出端输出所述第一差分信号；其中，所述差分放大倍数调节子电路包括:与所述单端输入端连接的栅极放大管，与所述栅极放大管连接的源极放大管，一一对应与所述栅极放大管和所述源极放大管连接的第一电阻和第二电阻;所述源极放大管包括多个NMOS单元，通过选择连通所述源极放大管中不同个数的NMOS单元，以调节所述源极放大管相对于所述栅极放大管的尺寸倍数，进而调节所述差分放大倍数调节子电路对所述单端输入信号的差分放大倍数，获得不同放大倍数的第一差分信号;所述第一级缓冲电路用于通过所述第一差分输入端接收所述第一差分信号，并对所述第一差分信号进行滤波放大处理和相位幅度调整，以获得第二差分信号，并通过所述第二差分输出端输出所述第二差分信号O
[0041]可见，在本发明实施例中，低噪声放大器的单转差放大电路包括差分放大倍数调节子电路。该差分放大倍数调节子电路进一步包括:与单端输入端连接的栅极放大管，作50欧姆的输入阻抗匹配;与所述栅极放大管连接的源极放大管，对接收到的单端输入信号进行反向放大；一一对应与所述栅极放大管和所述源极放大管连接的第一电阻和第二电阻，分别作所述栅极放大管和所述源极放大管的负载电阻；所述源极放大管包括多个NMOS单元，通过选择连通所述源极放大管中不同个数的NMOS单元，以调节所述源极放大管相对于所述栅极放大管的尺寸倍数，进而调节所述差分放大倍数调节子电路对所述单端输入信号的差分放大倍数，获得不同放大倍数的第一差分信号;其中，当共源放大管的尺寸为共栅放大管的N倍(N为任意自然数)，偏置电压相等，且第一电阻为第二电阻的N倍，这样可以保证在差分输出端的正向信号和反向信号的放大倍数相等，且将共栅放大管产生的噪声抵消，同时能够根据需要提供足够的增益，来抑制后级电路产生的噪声。进一步，通过低噪声放大器的第一级缓冲电路对所述第一差分信号进行滤波放大处理和相位幅度调整，以获得第二差分信号，以在需要时作为该低噪声放大器的最终差分输出信号。有效地解决了现有技术中单端输入双端输出LNA的信号放大增益不足且不可调、以及输出的差分信号不平衡的技术问题，实现了对输入的单端信号进行增益可调的差分放大处理，并且经过缓冲电路处理后输出平衡的差分信号。
[0042]为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互组合。
[0043]请参考图1，本发明实施例提供了一种单端输入双端输出的增益可调的低噪声放大器，包括:单转差放大电路100和第一级缓冲电路200;
[0044]单转差放大电路100包括依次连通的单端输入端Inl、差分放大倍数调节子电路101和第一差分输出端(0UT1 +、0UT1-)，第一级缓冲电路200包括第一差分输入端(In2+、In2_)和第二差分输出端(0UT2+、0UT2_)；
[0045]单转差放大电路100用于通过单端输入端Inl接收单端输入信号Sln，并通过所述差分放大倍数调节子电路101对所述单端输入信号Sln进行差分放大，以获得第一差分信号，并通过第一差分输出端(0UT1+、0UT1_)输出所述第一差分信号；
[0046]其中，差分放大倍数调节子电路101包括:与单端输入端Inl连接的栅极放大管Mg，作50欧姆的输入阻抗匹配;与栅极放大管Mg连接的源极放大管Ms，对接收到的单端输入信号Sin进行反向放大; 对应与栅极放大管Mg和源极放大管Ms连接的第一电阻Rl和第二电阻R2，分别作所述栅极放大管和所述源极放大管的负载电阻;源极放大管Ms包括多个N型金属氧化物半导体(NMOS，N-Mental-Oxide-Semiconductor)单元，简称“NM0S单元”，通过选择连通源极放大管Ms中不同个数的NMOS单元，以调节源极放大管Ms相对于栅极放大管Mg的尺寸倍数，进而调节差分放大倍数调节子电路101对单端输入信号Sln的差分放大倍数，获得不同放大倍数的第一差分信号；
[0047]第一级缓冲电路200用于通过第一差分输入端(In2+、In2_)接收所述第一差分信号，并对所述第一差分信号进行滤波放大处理和相位幅度调整，以获得第二差分信号，并通过第二差分输出端(0UT2+、0UT2_)输出所述第二差分信号。
[0048]请参考图1和图2，在具体实施过程中，差分放大倍数调节子电路101还包括:一一对应与栅极放大管Mg和源极放大管Ms连接的第一匪OS管Ml和第二匪OS管M2;其中，栅极放大管Mg通过第一 NMOS管Ml与第一电阻Rl连接，源极放大管Ms通过第二 NMOS管M2与第二电阻R2连接。
[0049]进一步，仍请参考图2，差分放大倍数调节子电路101还包括:第一电源输入端VDDl、第一偏置电压输入端VBl、第二偏置电压输入端VB2、第三偏置电压输入端VB3、第三电阻R3、第一电容Cl、第二电容C2和第一电感Lext。
[0050]第一电源输入端VDDl分别连接至第一电阻Rl和第二电阻R2的一端，第一电阻Rl的另一端连接第一匪OS管Ml的漏极，第二电阻R2的另一端连接第二匪OS管M2的漏极；第一NMOS管Ml的栅极与第一偏置电压输入端VBl连接，用于通过第一偏置电压输入端VBl输入第一偏置电压;第二 NMOS管M2的栅极与第二偏置电压输入端VB2连接，用于通过第二偏置电压输入端VB2输入第二偏置电压;第一 NMOS管Ml的源极连接共栅放大管Mg的漏极;第二 NMOS管M2的源极连接共源放大管Ms的漏极;共栅放大管Mg的栅极连接第三偏置电压输入端VB3;共源放大管Ms的栅极在控制位的控制下通过第三电阻R3连接第三偏置电压输入端VB3或OV电压;共栅放大管Mg的源极分别连接第一电容Cl的一端、第二电容C2的一端和第一电感Lext的一端，第一电容Cl的另一端用于输入单端输入信号Sin，第二电容C2的另一端连接共源放大管Ms的栅极，第一电感Lext的另一端接地;共源放大管Ms的源极接地。
[0051]进一步，在具体实施过程中，在上述已有的差分放大倍数调节子电路101的结构基础上，可增加反馈电路来提高共栅放大管Mg的等效跨导，从而在不影响已有电路的性能的前提下，减小共栅放大管Mg的功耗。具体而言，50欧姆的输入阻抗，需要共栅放大管Mg具备20mA的跨导(gm);那么，若反馈电路的增益为A，则只需20mA/(l+A)的跨导(gm)，例如当增益A为4时，则只需4mA的跨导(gm)，减小共栅放大管Mg的功耗。
[0052]需要指出的是，在图2中，虚线框框定的共源放大管Ms、第三电阻R3和第二电容C2三者整体为一可变单元102。具体的，请参考图3，源极放大管Ms包括k个匪OS单元(Msl?Msk)，其中，k为正整数；当栅极放大管Mg的尺寸为I个单位面积的NMOS单元时，源极放大管Ms中第i个NMOS单元M4i的尺寸为21—1个单位面积，其中，i为大于等于I且小于等于k的整数。具体的，图3中第I个NMOS单元Msl的尺寸为I个单位面积、第2个NMOS单元Ms2的尺寸为2个单位面积.....第k个NMOS单元Msk的尺寸为215—1个单位面积。
[0053]在图2中，标定第一电容Cl、栅极放大管Mg和第一电感Lext三个器件的共同连接点为A，可变单元102与第二匪OS管M2的源极的连接点为B;结合图3，在电路结构上，源极放大管Ms中k个匪OS单元(Msl?Msk)的漏极均与B点相连、源级均接地；当i在区间[I，k]上取值时，第i个匪OS单元Msi的栅极通过电容C2i与A点相连，标定第i个匪OS单元Msi的栅极与电容C2i的连接线上的一连接点为Ali，第i个匪OS单元Msi的栅极还通过点Ali与电阻R3i相连，并进一步接至第三偏置电压输入端VB3或OV电压。根据不同的增益需求，基于控制位选择性的控制第i个NMOS单元Msi的栅极与第三偏置电压输入端VB3或OV电压相连，其中，当第i个匪OS单元Msi的栅极与第三偏置电压输入端VB3相连时，该匪OS单元导通，此时，源极放大管Ms相对于栅极放大管Mg的尺寸倍数为源极放大管Ms中所有处于导通状态的NMOS单元的单位面积总和。
[0054]在具体实施过程中，请参考图4，以源极放大管Ms中包括4个NMOS单元为例，源极放大管Ms中NMOS单元(Msl?Ms4)的尺寸分别为1、2、4、8个单位面积。当NMOS单元Ms3的栅极与第三偏置电压输入端VB3连接并接入偏置电压、其它NMOS单元的栅极均接入OV电压时，源极放大管Ms相对于栅极放大管Mg的尺寸倍数为2^ = 4;当NMOS单元Msl、Ms3的栅极与第三偏置电压输入端VB3连接并接入偏置电压、其它NMOS单元的栅极均接入OV电压时，源极放大管Ms相对于栅极放大管Mg的尺寸倍数为2^+2^ = 5;其它情况依此类推，这里不再一一赘述。
[0055]进一步，在具体实施过程中，第二NMOS管M2包括多个NMOS单元，第二NMOS管M2的内部结构与源极放大管Ms类似，这里不再一一赘述。当源极放大管Ms相对于栅极放大管Mg的尺寸倍数被调节时，通过选择连通第二匪OS管M2中不同个数的匪OS单元，以对应调节所述第二匪OS管M2相对于所述第一匪OS管Ml的尺寸倍数。具体的，第二匪OS管M2相对于第一NMOS管Ml的尺寸倍数与源极放大管Ms相对于栅极放大管Mg的尺寸倍数相同；即当源极放大管Ms相对于栅极放大管Mg的尺寸倍数为N(N为自然数)，第二 NMOS管M2相对于第一 NMOS管Ml的尺寸倍数也为N。
[0056]进一步，第一电阻Rl为可调电阻；当源极放大管Ms相对于栅极放大管Mg的尺寸倍数被调节时，对应调节第一电阻Rl相对于第二电阻R2的电阻倍数。具体的，第一电阻Rl相对于第二电阻R2的电阻倍数是源极放大管Ms相对于栅极放大管Mg的尺寸倍数的倒数；即当源极放大管Ms相对于栅极放大管Mg的尺寸倍数为N(N为自然数)，第一电阻Rl相对于第二电阻R2的电阻倍数为1/N。
[0057]在单转差放大级电路100中，由于其正向输出信号(即从端口OUTI +输出的信号)的放大增益为共栅放大管Mg的跨导与第一电阻Rl的乘积、反向信号(即从端口 OUTl-输出的信号)的放大增益为共源放大管Ms的跨导与第二电阻R2的乘积。通过上述第一 NMOS管Ml、第二NMOS管M2、栅极放大管Mg、源极放大管Ms的尺寸比例设计，以及第一电阻Rl和第二电阻R2的阻值设计，可以保证在单转差放大级电路100的差分输出端信号放大倍数相等。进一步，当调大源极放大管Ms相对于栅极放大管Mg的尺寸倍数、调大第二 NMOS管M2相对于第一 NMOS管Ml的尺寸倍数、以及调大第二电阻R2相对于第一电阻Rl的电阻倍数时，可为单转差放大级电路100的后级电路提供足够大增益的差分输入信号。由于后级电路等效到整个系统(即单转差放大级电路100和其后级电路构成的系统)的噪声因子，与单转差放大级电路100的增益成反比，因此，当单转差放大级电路100为后级电路提供足够大增益的差分输入信号时，其后级电路等效到整个系统的噪声因子减少，即抑制了后级电路产生的噪声。
[0058]为了进一步提高低噪声放大器的差分输出信号的平衡性，请参考图5A，所述低噪声放大器还包括:第二级缓冲电路300;
[0059]第二级缓冲电路300包括第二差分输入端(In3+、In3_)和第三差分输出端(0UT3+、0UT3-);第二差分输入端(In3+、In3_)与第二差分输出端(0UT2+、0UT2_)连接；
[0060]第二级缓冲电路300用于对第一级缓冲电路200输出的第二差分信号进行进一步的滤波放大处理和相位幅度调整，以获得第三差分信号，并通过第三差分输出端(0UT3+、0UT3-)输出所述第三差分信号；
[0061 ] 第二差分输出端(0UT2+、0UT2_)和第三差分输出端(0UT3+、0UT3_)作为所述低噪声放大器的两个输出端口，用于可选择地输出所述第二差分信号和所述第三差分信号作为所述低噪声放大器的差分输出信号(Sout+，Sout-)。
[0062]在具体实施过程中，仍请参考图5A，第一级缓冲电路200包括:高通滤波器201和全差分放大器202;高通滤波器201的差分输入端连接第一差分输入端(In2+、In2-)，高通滤波器201的差分输出端连接全差分滤波器202的差分输入端;全差分滤波器202的差分输出端连接第二差分输出端(0UT2+、0UT2_)。
[0063]进一步，请参考图6，高通滤波器201包括:第三电容C3、第四电容C4、第四电阻R4、第五电阻R5和第四偏置电压输入端VB4;第三电容C3和第四电容C4的一端用于输入所述第一差分信号，第三电容C3的另一端连接第四电阻R4的一端、还与全差分放大器202连接，第四电容C4的另一端连接第五电阻R5的一端、还与全差分放大器202连接，第四电阻R4和第五电阻R5另一端相连并与第四偏置电压输入端VB4连接。
[0064]仍请参考图6，全差分放大器202包括:第二电源输入端VDD2、第六电阻R6、第七电阻R7、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5和第五偏置电压输入端VB5 ；
[0065]第二电源输入端VDD2分别连接至第六电阻R6和第七电阻R7的一端，第六电阻R6和第七电阻R7的另一端分别连接第三NMOS管M3和第四NMOS管M4的漏极;第三NMOS管M3的栅极连接第三电容C3;第四匪OS管M4的栅极连接第四电容C4;第三匪OS管M3的源极连接第五NMOS管M5的漏极;第四NMOS管M4的源极连接第五匪OS管M5的漏极;第五偏置电压输入端VB5连接第五NMOS管M5的栅极;第五NMOS管M5的源极接地。
[0066]进一步，请参考图5A和图7，第二级缓冲电路300的结构与第一级缓冲电路200的结构相同，具体的，第二级缓冲电路300包括:高通滤波器301和全差分放大器302;高通滤波器301的差分输入端连接第二差分输入端(In3+、In3-)，高通滤波器301的差分输出端连接全差分滤波器302的差分输入端;全差分滤波器302的差分输出端连接第三差分输出端(0UT3+、01713-)。高通滤波器301包括:第五电容05、第六电容06、第八电阻1?8、第九电阻1?9和第六偏置电压输入端VB6;全差分放大器302包括:第三电源输入端VDD3、第十电阻R10、第^^一电阻Rl 1、第六NMOS管M6、第七NMOS管M7、第八NMOS管M8和第七偏置电压输入端VB7。
[0067]在具体实施过程中，图5A、图6、图7所示低噪声放大器的工作原理如下:
[0068]天线接收到的单端输入信号Sln进入单转差放大电路100，其中单转差放大电路100中的共栅放大管Mg作50欧姆的输入阻抗匹配管，将信号进行放大，且相位与单端输入信号Sln相同。共源放大管Ms对单端输入信号Sln的相位进行反向，并辅助消除共栅放大管Mg的噪声系数和非线性项。在单转差放大电路100的电路输出端口采用两级缓冲电路，缓冲电路由高通滤波器和全差分放大器两部分组成。高通滤波器(201、301)由隔直电容(03、04丄5、〇6)和供电电阻(R4、R5、R8、R9)构成，用于提高增益平坦度;全差分放大器(202、302)用于抑制输出信号不平衡成分，保证输出信号的对称性。
[0069]进一步，仍请参考图5A，所述低噪声放大器还包括:开关选择电路400;
[0070]开关选择电路400与第二差分输出端(0UT2+、0UT2_)和第三差分输出端(0UT3+、0UT3-)连接，用于在开关状态改变时选择所述第二差分信号或所述第三差分信号作为所述低噪声放大器的差分输出信号。
[0071]具体的，请参考图5B，开关选择电路400包括:第一开关Kl、第二开关K2、第三开关K3和第四开关K4。第一开关Kl和第二开关K2设置在第一级缓冲电路200的差分输出端(0UT2+、0UT2_)的输出线路上，用于控制是否将第一级缓冲电路200的差分输出信号作为低噪声放大器的最终输出信号进行输出；第三开关K3和第四开关K4设置在第二级缓冲电路300的差分输出端(0UT3+、0UT3_)的输出线路上，用于控制是否将第二级缓冲电路300的差分输出信号作为低噪声放大器的最终输出信号进行输出。
[0072]当第一、第二开关Kl、K2闭合且第三、第四开关K3、K4断开时，从第一级缓冲电路200输出的差分信号作为低噪声放大器的最终输出信号进行输出。当第一和第二开关Κ1、Κ2断开且第三和第四开关Κ3、Κ4闭合的时候，从第二级缓冲电路200输出的差分信号便通过第二级缓冲电路300进行进一步的放大以及相位和幅度调整，从第二级缓冲电路300输出的差分信号作为低噪声放大器的最终输出信号进行输出。从差分输出端(0UT2+、0UT2_)输出的差分信号比从差分输出端(0UT3+、0UT3_)少经过了一级缓冲电路，因此得到的电路的增益是不一样的。故第一、第二、第三、第四开关K1、K2、K3、K4通过控制差分信号的输出可进一步的控制调节电路的增益。
[0073]当然，还可以通过其他方式来选择低噪声放大器的输出信号是从差分输出端(0UT2+、0UT2_)输出、还是从差分输出端(0UT3+、0UT3_)输出，例如，通过用户手动选择将哪一个差分信号输出端连接至外部电路，或者是现有技术中存在的其他可能的方式。
[0074]需要指出的是，在本实施例中，当第一、第二开关Kl、K2断开，第三、第四开关K3、K4闭合时，第二级缓冲电路300将对第一级缓冲电路200的输出差分信号进行进一步的放大以及相位和幅度调整，获得的差分信号从差分输出端(0UT3+、0UT3_)输出作为低噪声放大器的最终输出信号。输入信号经过两级缓冲电路调整之后的相位差在1°以内，幅度差在IdB以内，具有很好的对称性。
[0075]另外，为了保证电路的线性度不被恶化，请结合图6和图7，可通过调节第一级缓冲电路200的第五偏置电压输入端VB5输入的偏置电压的大小，以调节第一级缓冲电路200的流过第五NMOS管M5的尾电流Il的大小，通过调节第二级缓冲电路300的第七偏置电压输入端VB7输入的偏置电压的大小，以调节第二级缓冲电路300的流过第八NMOS管M8的尾电流12的大小，并使尾电流12大于尾电流11，从而提高电路的线性度。
[0076]综上所述，通过采用本申请低噪声放大器至少可以实现以下技术效果:
[0077]I)通过选择连通单转差放大电路中源极放大管中不同个数的NMOS单元，以调节所述源极放大管相对于所述栅极放大管的尺寸倍数，进而调节所述差分放大倍数调节子电路对所述单端输入信号的差分放大倍数，获得不同放大倍数的第一差分信号;其中，当共源放大管的尺寸为共栅放大管的N倍(N为任意自然数)，偏置电压相等，且第一电阻为第二电阻的N倍，这样可以保证在差分输出端的正向信号和反向信号的放大倍数相等，且将共栅放大管产生的噪声抵消；同时能够根据需要提供足够的增益，来抑制后级电路产生的噪声。进一步，通过低噪声放大器的第一级缓冲电路对所述第一差分信号进行滤波放大处理和相位幅度调整，以获得第二差分信号，以在需要时作为该低噪声放大器的最终输出。有效地解决了现有技术中单端输入双端输出LNA的信号放大增益不足且不可调、以及输出的差分信号不平衡的技术问题，实现了对输入的单端信号进行增益可调的差分放大处理，并且经过缓冲电路处理后输出平衡性较好的差分信号。
[0078]2)通过在第一级缓冲电路后增设第二级缓冲电路，对所述第一级缓冲电路输出的差分信号进行进一步的滤波放大处理和相位幅度调整，以进一步提高差分输出信号的平衡度。
[0079]3)在低噪声放大器具备两级缓冲电路的基础上，通过设置开关选择电路来选择输出第一级缓冲电路的差分输出信号作为低噪声放大器的最终输出信号、或输出第二级缓冲电路的差分输出信号作为低噪声放大器的最终输出信号，实现了能够根据实际需要灵活输出不同放大增益、不同平衡度的差分信号。
[0080]4)在低噪声放大器具备两级缓冲电路的基础上，通过调整两级缓冲电路的偏置电压来调整两级缓冲电路的尾电流大小，以使后级缓冲电路的尾电流大于前级缓冲电路的尾电流，从而提高整个电路的线性度。
[0081]尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
[0082]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种单端输入双端输出的增益可调的低噪声放大器，其特征在于，包括:单转差放大电路(100)和第一级缓冲电路(200); 所述单转差放大电路(100)包括依次连通的单端输入端(Inl)、差分放大倍数调节子电路(101)和第一差分输出端(0UT1 +、0UT1-)，所述第一级缓冲电路(200)包括第一差分输入端(In2+、In2_)和第二差分输出端(OUT2+、OUT2-)； 所述单转差放大电路(100)用于通过所述单端输入端(Inl)接收单端输入信号(Sln)，并通过所述差分放大倍数调节子电路(101)对所述单端输入信号(Sln)进行差分放大，以获得第一差分信号，并通过所述第一差分输出端(0UT1+、0UT1_)输出所述第一差分信号； 其中，所述差分放大倍数调节子电路(101)包括:与所述单端输入端(Inl)连接的栅极放大管(Mg)，与所述栅极放大管(Mg)连接的源极放大管(Ms)，--对应与所述栅极放大管(Mg)和所述源极放大管(Ms)连接的第一电阻(Rl)和第二电阻(R2);所述源极放大管(Ms)包括多个匪OS单元，通过选择连通所述源极放大管(Ms)中不同个数的匪OS单元，以调节所述源极放大管(Ms)相对于所述栅极放大管(Mg)的尺寸倍数，进而调节所述差分放大倍数调节子电路(101)对所述单端输入信号(Sln)的差分放大倍数，获得不同放大倍数的第一差分信号； 所述第一级缓冲电路(200)用于通过所述第一差分输入端(In2+、In2_)接收所述第一差分信号，并对所述第一差分信号进行滤波放大处理和相位幅度调整，以获得第二差分信号，并通过所述第二差分输出端(OUT2+、OUT2_)输出所述第二差分信号。2.如权利要求1所述的单端输入双端输出的增益可调的低噪声放大器，其特征在于，所述差分放大倍数调节子电路(1I)还包括: 一一对应与所述栅极放大管(Mg)和所述源极放大管(Ms)连接的第一 NMOS管(Ml)和第二匪OS管(M2);其中，所述栅极放大管(Mg)通过所述第一WOS管(Ml)与所述第一电阻(Rl)连接，所述源极放大管(Ms)通过所述第二 NMOS管(M2)与所述第二电阻(R2)连接； 所述第二 NMOS管(M2)包括多个匪OS单元，当所述源极放大管(Ms)相对于所述栅极放大管(Mg)的尺寸倍数被调节时，通过选择连通所述第二匪OS管(M2)中不同个数的NMOS单元，以对应调节所述第二 NMOS管(M2)相对于所述第一 NMOS管(Ml)的尺寸倍数。3.如权利要求1或2所述的单端输入双端输出的增益可调的低噪声放大器，其特征在于，所述第一电阻(Rl)为可调电阻；当所述源极放大管(Ms)相对于所述栅极放大管(Mg)的尺寸倍数被调节时，对应调节所述第一电阻(Rl)相对于所述第二电阻(R2)的电阻倍数。4.根据权利要求1所述的一种单端输入双端输出的增益可调的低噪声放大器，其特征在于，所述差分放大倍数调节子电路(101)还包括:第一电源输入端(VDDl)、第一偏置电压输入端(VBl)、第二偏置电压输入端(VB2)、第三偏置电压输入端(VB3)、第三电阻(R3)、第一电容(Cl)、第二电容(C2)和第一电感(Lext); 所述第一电源输入端(VDDl)分别连接至所述第一电阻(Rl)和所述第二电阻(R2)的一端，所述第一电阻(Rl)的另一端连接所述第一 NMOS管(Ml)的漏极，所述第二电阻(R2)的另一端连接所述第二 NMOS管(M2)的漏极;所述第一匪OS管(Ml)的栅极与所述第一偏置电压输入端(VBl)连接，用于通过所述第一偏置电压输入端(VBl)输入第一偏置电压；所述第二匪OS管(M2)的栅极与所述第二偏置电压输入端(VB2)连接，用于通过所述第二偏置电压输入端(VB2)输入第二偏置电压;所述第一匪OS管(Ml)的源极连接所述共栅放大管(Mg)的漏极;所述第二 NMOS管(M2)的源极连接所述共源放大管(Ms)的漏极;所述共栅放大管(Mg)的栅极连接所述第三偏置电压输入端(VB3);所述共源放大管(Ms)的栅极通过第三电阻(R3)连接所述第三偏置电压输入端(VB3)或OV电压;所述共栅放大管(Mg)的源极分别连接所述第一电容(Cl)的一端、所述第二电容(C2)的一端和所述第一电感(Lext)的一端，所述第一电容(Cl)的另一端用于输入所述单端输入信号(Sln)，所述第二电容(C2)的另一端连接所述共源放大管(Ms)的栅极，所述第一电感(Lext)的另一端接地;所述共源放大管(Ms)的源极接地。5.如权利要求1所述的单端输入双端输出的增益可调的低噪声放大器，其特征在于，所述低噪声放大器还包括:第二级缓冲电路(300); 所述第二级缓冲电路(300)包括第二差分输入端(In3+、In3_)和第三差分输出端(0UT3+、01713-);所述第二差分输入端(1113+、1113-)与所述第二差分输出端(01712+、01712-)连接； 所述第二级缓冲电路(300)用于对所述第一级缓冲电路(200)输出的第二差分信号进行进一步的滤波放大处理和相位幅度调整，以获得第三差分信号，并通过所述第三差分输出端(0UT3+、0UT3_)输出所述第三差分信号； 所述第二差分输出端(0UT2+、0UT2_)和所述第三差分输出端(0UT3+、0UT3_)作为所述低噪声放大器的两个输出端口，用于可选择地输出所述低噪声放大器的差分输出信号。6.如权利要求5所述的单端输入双端输出的增益可调的低噪声放大器，其特征在于，所述低噪声放大器还包括:开关选择电路(400); 所述开关选择电路(400)与所述第二差分输出端(0UT2+、0UT2-)和所述第三差分输出端(0UT3+、0UT3_)连接，用于在开关状态改变时选择所述第二差分信号或所述第三差分信号作为所述低噪声放大器的差分输出信号。7.根据权利要求1所述的一种单端输入双端输出的增益可调的低噪声放大器，其特征在于，所述第一级缓冲电路(200)包括:高通滤波器(201)和全差分放大器(202);所述高通滤波器(201)的差分输入端连接所述第一差分输入端(In2+、In2-)，所述高通滤波器(201)的差分输出端连接所述全差分滤波器(202)的差分输入端;所述全差分滤波器(202)的差分输出端连接所述第二差分输出端(0UT2+、0UT2-)。8.根据权利要求7所述的一种单端输入双端输出的增益可调的低噪声放大器，其特征在于，所述高通滤波器(201)包括:第三电容(C3)、第四电容(C4)、第四电阻(R4)、第五电阻(R5)和第四偏置电压输入端(VB4);所述第三电容(C3)和所述第四电容(C4)的一端用于输入所述第一差分信号，所述第三电容(C3)的另一端连接所述第四电阻(R4)的一端、还与所述全差分放大器(20 2)连接，所述第四电容(C4)的另一端连接所述第五电阻(R5)的一端、还与所述全差分放大器(202)连接，所述第四电阻(R4)和第五电阻(R5)另一端相连并与所述第四偏置电压输入端(VB4)连接。9.根据权利要求8所述的一种单端输入双端输出的增益可调的低噪声放大器，其特征在于，所述全差分放大器(202)包括:第二电源输入端(VDD2)、第六电阻(R6)、第七电阻(R7)、第三NMOS管(M3)、第四NMOS管(M4)、第五NMOS管(M5)和第五偏置电压输入端(VB5)； 所述第二电源输入端(VDD2)分别连接至所述第六电阻(R6)和所述第七电阻(R7)的一端，所述第六电阻(R6)和所述第七电阻(R7)的另一端分别连接所述第三NMOS管(M3)和所述第四NMOS管(M4)的漏极;所述第三NMOS管(M3)的栅极连接所述第三电容(C3);所述第四NMOS管(M4)的栅极连接所述第四电容(C4);所述第三NMOS管(M3)的源极连接所述第五NMOS管(M5)的漏极;所述第四NMOS管(M4)的源极连接所述第五NMOS管(M5)的漏极;所述第五偏置电压输入端(VB5)连接所述第五NMOS管(M5)的栅极;所述第五NMOS管(M5)的源极接地。10.根据权利要求5所述的一种单端输入双端输出的增益可调的低噪声放大器，其特征在于，所述第二级缓冲电路(300)的结构与所述第一级缓冲电路(200)的结构相同。
【文档编号】H03F3/193GK105978498SQ201610435063
【公开日】2016年9月28日
【申请日】2016年6月16日
【发明人】张科峰, 逯召静, 余杨
【申请人】武汉芯泰科技有限公司