一种降低电容充电电压的振荡器电路的制作方法
【技术领域】
[0001]本实用新型涉及振荡器，尤其涉及到一种降低电容充电电压的振荡器电路。
【背景技术】
[0002]振荡器的振荡频率是由电容充电和放电的时间决定的，充电的电压低势必降低充电时间，这样整个周期就会减少，频率会增加，也即是通过调节充电电压来调节振荡频率，为此设计了一种通过降低电容充电电压来调节振荡频率的振荡器电路。
【发明内容】
[0003]本实用新型旨在提供一种降低电容充电电压的振荡器电路。
[0004]一种降低电容充电电压的振荡器电路，包括第一电阻、第一匪OS管、第二匪OS管、第一 PMOS管、第二 PMOS管、第二电阻、第一电容、第三NMOS管、第三PMOS管、第四NMOS管、第四PMOS管和第五NMOS管:
[0005]所述第一电阻的一端接电源电压VCC，另一端接所述第一匪OS管的栅极和漏极和所述第二 NMOS管的栅极；
[0006]所述第一NMOS管的栅极和漏极接在一起再接所述第一电阻的一端和所述第二NMOS管的栅极，源极接地；
[0007]所述第二匪OS管的栅极接所述第一电阻的一端和所述第一NMOS管的栅极和漏极，漏极接所述第一 PMOS管的栅极和漏极和所述第二 PMOS管的栅极和所述第三PMOS管的栅极，源极接地；
[0008]所述第一PMOS管的栅极和漏极接在一起再接所述第二匪OS管的漏极和所述第二PMOS管的栅极和所述第三PMOS管的栅极，源极接电源电压VCC;
[0009]所述第二PMOS管的栅极接所述第二匪OS管的漏极和所述第一 PMOS管的栅极和漏极和所述第三PMOS管的栅极，漏极接所述第二电阻的一端和所述第四NMOS管的栅极和所述第三NMOS管的漏极，源极接电源电压VCC;
[0010]所述第一电阻的一端接所述第二PMOS管的漏极和所述第三匪OS管的漏极和所述第四NMOS管的栅极，另一端接所述第一电容的一端；
[0011]所述第一电容的一端接所述第二电阻的一端，另一端接地；
[0012]所述第三匪OS管的栅极接所述第四PMOS管的漏极和所述第五NMOS管的漏极，漏极接所述第二PMOS管的漏极和所述第一电阻的一端和所述第四NMOS管的栅极，源极接地；
[0013]所述第三PMOS管的栅极接所述第二匪OS管的漏极和所述第一PMOS管的栅极和漏极和所述第二 PMOS管的栅极，漏极接所述第四NMOS管的漏极和所述第四PMOS管的栅极和所述第五NMOS管的栅极，源极接电源电压VCC;
[0014]所述第四匪OS管的栅极接所述第二PMOS管的漏极和所述第一电阻的一端和所述第三匪OS管的漏极，漏极接所述第三PMOS管的漏极和所述第四PMOS管的栅极和所述第五NMOS管的栅极，源极接地；
[0015]所述第四PMOS管的栅极接所述第三PMOS管的漏极和所述第四匪OS管的漏极和所述第五NMOS管的栅极，漏极接所述第五NMOS管的漏极和所述第三NMOS管的栅极并作为振荡器的输出端OSCOUT，源极接电源电压VCC ；
[0016]所述第五匪OS管的栅极接所述第三PMOS管的漏极和所述第四匪OS管的漏极和所述第四PMOS管的栅极，漏极接所述第四PMOS管的漏极和所述第三NMOS管的栅极并作为振荡器的输出端OSCOUT，源极接地。
[0017]所述第一电阻和所述第一匪OS管构成偏置电流产生电路，产生的电流通过所述第一NMOS管镜像给所述第二 NMOS管，再通过所述第一 PMOS管镜像给所述第二 PMOS管和所述第三PMOS管;所述第二PMOS管漏极流出的电流12是对所述第一电容进行充电；在所述第一电容进行充电过程中，所述第二电阻上会有电压，这样在所述第一电容上的电压就会下降，使得充电时间减少，这样就调节了振荡器的频率;所述第三NMOS管导通时对所述第一电容进行放电。
【附图说明】
[0018]图1为本实用新型的降低电容充电电压的振荡器电路的电路图。
【具体实施方式】
[0019]以下结合附图对本【实用新型内容】进一步说明。
[0020]一种降低电容充电电压的振荡器电路，如图1所示，包括第一电阻101、第一匪OS管102、第二匪OS管103、第一 PMOS管104、第二 PMOS管105、第二电阻106、第一电容107、第三NMOS管108、第三PMOS管109、第四NMOS管110、第四PMOS管111和第五NMOS管112:
[0021]所述第一电阻101的一端接电源电压VCC，另一端接所述第一 NMOS管102的栅极和漏极和所述第二 NMOS管103的栅极；
[0022]所述第一NMOS管102的栅极和漏极接在一起再接所述第一电阻101的一端和所述第二 NMOS管103的栅极，源极接地；
[0023]所述第二匪OS管103的栅极接所述第一电阻101的一端和所述第一 NMOS管102的栅极和漏极，漏极接所述第一 PMOS管104的栅极和漏极和所述第二 PMOS管105的栅极和所述第三PMOS管109的栅极，源极接地；
[0024]所述第一PMOS管104的栅极和漏极接在一起再接所述第二 NMOS管103的漏极和所述第二 PMOS管105的栅极和所述第三PMOS管109的栅极，源极接电源电压VCC;
[0025]所述第二PMOS管105的栅极接所述第二 NMOS管103的漏极和所述第一 PMOS管104的栅极和漏极和所述第三PMOS管109的栅极，漏极接所述第二电阻106的一端和所述第四NMOS管110的栅极和所述第三NMOS管108的漏极，源极接电源电压VCC;
[0026]所述第一电阻106的一端接所述第二 PMOS管105的漏极和所述第三NMOS管108的漏极和所述第四NMOS管110的栅极，另一端接所述第一电容107的一端；
[0027]所述第一电容107的一端接所述第二电阻106的一端，另一端接地；
[0028]所述第三NMOS管108的栅极接所述第四PMOS管111的漏极和所述第五NMOS管112的漏极，漏极接所述第二 PMOS管105的漏极和所述第一电阻106的一端和所述第四NMOS管110的栅极，源极接地；
[0029]所述第三PMOS管109的栅极接所述第二 NMOS管103的漏极和所述第一 PMOS管104的栅极和漏极和所述第二 PMOS管105的栅极，漏极接所述第四匪OS管110的漏极和所述第四PMOS管111的栅极和所述第五NMOS管112的栅极，源极接电源电压VCC;
[0030]所述第四匪OS管110的栅极接所述第二 PMOS管105的漏极和所述第一电阻106的一端和所述第三匪OS管108的漏极，漏极接所述第三PMOS管109的漏极和所述第四PMOS管111的栅极和所述第五NMOS管112的栅极，源极接地；
[0031]所述第四PMOS管111的栅极接所述第三PMOS管109的漏极和所述第四NMOS管110的漏极和所述第五匪OS管112的栅极，漏极接所述第五匪OS管112的漏极和所述第三NMOS管108的栅极并作为振荡器的输出端OSCOUT，源极接电源电压VCC;
[0032]所述第五NMOS管112的栅极接所述第三PMOS管109的漏极和所述第四NMOS管110的漏极和所述第四PMOS管111的栅极，漏极接所述第四PMOS管111的漏极和所述第三NMOS管108的栅极并作为振荡器的输出端OSCOUT，源极接地。
[0033]所述第一电阻101和所述第一匪OS管102构成偏置电流产生电路，产生的电流通过所述第一匪OS管102镜像给所述第二 NMOS管103，再通过所述第一 PMOS管104镜像给所述第二PMOS管105和所述第三PMOS管109;所述第二 PMOS管105漏极流出的电流12是对所述第一电容107进行充电；在所述第一电容107进行充电过程中，所述第二电阻106上会有电压，这样在所述第一电容107上的电压就会下降，使得充电时间减少，这样就调节了振荡器的频率;所述第三NMOS管108导通时对所述第一电容107进行放电。
【主权项】
1.一种降低电容充电电压的振荡器电路，其特征在于:包括第一电阻、第一匪OS管、第二匪OS管、第一 PMOS管、第二 PMOS管、第二电阻、第一电容、第三匪OS管、第三PMOS管、第四NMOS管、第四PMOS管和第五NMOS管； 所述第一电阻的一端接电源电压VCC，另一端接所述第一匪OS管的栅极和漏极和所述第二 NMOS管的栅极； 所述第一匪OS管的栅极和漏极接在一起再接所述第一电阻的一端和所述第二匪OS管的栅极，源极接地； 所述第二 WOS管的栅极接所述第一电阻的一端和所述第一 WOS管的栅极和漏极，漏极接所述第一 PMOS管的栅极和漏极和所述第二 PMOS管的栅极和所述第三PMOS管的栅极，源极接地； 所述第一 PMOS管的栅极和漏极接在一起再接所述第二匪OS管的漏极和所述第二 PMOS管的栅极和所述第三PMOS管的栅极，源极接电源电压VCC; 所述第二 PMOS管的栅极接所述第二匪OS管的漏极和所述第一 PMOS管的栅极和漏极和所述第三PMOS管的栅极，漏极接所述第二电阻的一端和所述第四匪OS管的栅极和所述第三NMOS管的漏极，源极接电源电压VCC; 所述第一电阻的一端接所述第二 PMOS管的漏极和所述第三NMOS管的漏极和所述第四NMOS管的栅极，另一端接所述第一电容的一端； 所述第一电容的一端接所述第二电阻的一端，另一端接地； 所述第三NMOS管的栅极接所述第四PMOS管的漏极和所述第五NMOS管的漏极，漏极接所述第二 PMOS管的漏极和所述第一电阻的一端和所述第四NMOS管的栅极，源极接地； 所述第三PMOS管的栅极接所述第二匪OS管的漏极和所述第一 PMOS管的栅极和漏极和所述第二 PMOS管的栅极，漏极接所述第四NMOS管的漏极和所述第四PMOS管的栅极和所述第五NMOS管的栅极，源极接电源电压VCC; 所述第四匪OS管的栅极接所述第二 PMOS管的漏极和所述第一电阻的一端和所述第三NMOS管的漏极，漏极接所述第三PMOS管的漏极和所述第四PMOS管的栅极和所述第五NMOS管的栅极，源极接地； 所述第四PMOS管的栅极接所述第三PMOS管的漏极和所述第四NMOS管的漏极和所述第五NMOS管的栅极，漏极接所述第五匪OS管的漏极和所述第三NMOS管的栅极并作为振荡器的输出端OSCOUT，源极接电源电压VCC ； 所述第五NMOS管的栅极接所述第三PMOS管的漏极和所述第四NMOS管的漏极和所述第四PMOS管的栅极，漏极接所述第四PMOS管的漏极和所述第三NMOS管的栅极并作为振荡器的输出端OSCOUT，源极接地。
【专利摘要】本实用新型公开了一种降低电容充电电压的振荡器电路。降低电容充电电压的振荡器电路包括第一电阻、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第二电阻、第一电容、第三NMOS管、第三PMOS管、第四NMOS管、第四PMOS管和第五NMOS管。
【IPC分类】H03B5/32
【公开号】CN205283492
【申请号】CN201520709219
【发明人】王文建
【申请人】浙江商业职业技术学院
【公开日】2016年6月1日
【申请日】2015年9月10日