专利名称：宽带码分多址辅同步信道部分哈达玛变换搜索器的制作方法
技术领域：
本发明涉及一种码分多址同步信道搜索器，确切地说，涉及一种宽带码分多址辅同步信道部分哈达码变换搜索器，以及该滤波器的实现方法，属于使用扩频技术的码分多路复用系统的技术领域。
W-CDMA系统中，各基站之间是异步时序关系，这样为了区别不同的基站，就需要不同的识别码。W-CDMA标准规定共有512个不同的Gold(戈德)码(称为主扰码)用于基站识别。为了在接收机开机后能快速建立码片、时隙、帧同步，快速识别基站码，W-CDMA标准中定义了下行链路中三步同步的小区搜索算法。该三步同步算法主要包括1、对主同步信道(简称P-SCH)进行捕获，确定时隙边界；2、在每个时隙边界处，对辅同步信道(简称S-SCH)进行捕获，确定主扰码组和无线帧边界；3、在无线帧边界处，对公共导频信道(简称CPICH)进行搜索，确定主扰码组中正确的主扰码，即基站识别码。该算法的核心在于上述第二步，对辅同步S-SCH信道的搜索起着承上启下的作用。但是，采用传统方法进行搜索存在着运算量大、速度慢等缺陷。如
图1所示，输入信号序列rk要与多达16个SSC码匹配滤波器构成的匹配滤波器组进行相关运算，才能得到所需的相关值序列{y1(k),y2(k)……,y16(k)}。其中，每个时隙每个SSC码匹配滤波器的运算量为256次乘法与255次加法，因此，Nt个时隙总的运算量为16×256×Nt，该过程通常需要耗费很大的硬件资源和时间。
本发明的目的是提供一种宽带码分多址辅同步信道部分哈达玛变换搜索器，使用该搜索器，可以降低对S-SCH信道搜索的运算复杂度，减少运算所需的存储量，加快捕获速度。
本发明的另一目的是提供一种宽带码分多址辅同步信道部分哈达玛变换搜索器的实现方法。
本发明宽带码分多址辅同步信道部分哈达玛变换搜索器是这样实现的包括有下列运算模块首先是对输入序列进行对应位相乘的部分积运算模块；在上述部分积运算模块后是进行哈达玛变换的模块，共有四次迭代运算；最后是部分和运算模块。
本发明宽带码分多址辅同步信道部分哈达玛变换搜索器的实现方法是这样的设接收信号的输入序列为{r0,……,r255}，该输入序列的物理意义为对接收信号进行抽样量化而得到的二进制比特序列；部分积运算序列为z={z0,…,z255}，该序列的物理意义为构成辅同步信道的部分序列，其各元素取值为±1；迭代序列xq(i)(k),q=0,1,…,255,i=0,1,…,4,k表示对应的的时隙数，该序列的物理意义为第k个时隙处，进行哈达玛变换的中间结果；相关值序列ym(k)表示第k个时隙的第m个相关值。其特征在于该实现方法至少包括如下步骤(1)部分积运算上述输入序列在时钟信号驱动下，顺序与部分积序列对应相乘，即r0与z0相乘得到x0(0)(k),r1与z1相乘得到x1(0)(k)，依次类推，直至r255与z255相乘得到x255(0)(k)；其计算公式为xq(0)(k)=rq×zq,q=0,1,…,N-1,N=256；(2)第一次迭代运算对部分积运算的结果序列{x0(0)(k),……,x255(0)(k)}按照蝶形法则进行运算，得到第一次迭代的结果，即x0(0)(k)与x128(0)(k)相加得到x0(1)(k)，相减得到x128(1)(k)；x1(0)(k)与x129(0)(k)相加得到x1(1)(k)，相减得到x129(1)(k)；依次类推，直到x126(0)(k)与x254(0)(k)相加得到x126(1)(k)，相减得到x254(1)(k)，x127(0)(k)与x255(0)(k)相加得到x127(1)(k)，相减得到x255(1)(k)；经过128次蝶形运算，得到了第一次迭代的结果序列{x0(1)(k),……,x255(1)(k)}；(3)第二次迭代运算对第一次迭代的结果序列{x0(1)(k),……x255(1)(k)}按照蝶形法则进行运算,得到第二次迭代的结果；具体操作是分为两块进行即x0(1)(k)与x64(1)(k)相加得到x0(2)(k)，相减得到x64(2)(k)；x1(1)(k)与x65(1)(k)相加得到x1(2)(k)，相减得到x65(2)(k)；依次类推，直到x63(1)(k)与x127(1)(k)相加得到x63(2)(k)，相减得到x127(2)(k)；另一块的运算方法相同，即x128(1)(k)与x192(1)(k)相加得到x128(2)(k)，相减得到x192(2)(k)；x129(1)(k)与x193(1)(k)相加得到x129(2)(k)，相减得到x193(2)(k)；依次类推，直到x191(1)(k)与x255(1)(k)相加得到x191(2)(k)，相减得到x255(2)(k)；经过128次蝶形运算，得到了第二次迭代的结果序列{x0(2)(k),……,x255(2)(k)}；(4)第三次迭代运算对第二次迭代的结果序列{x0(2)(k),……,x255(2)(k)}按照蝶形法则进行运算，得到第三次迭代的结果；具体操作是分为四块进行第一块的运算为x0(2)(k)与x32(2)(k)相加得到x0(3)(k)，相减得到x32(3)(k)；x1(2)(k)与x33(2)(k)相加得到x1(3)(k)，相减得到上x3(3)(k)；依次类推，直到x31(2)(k)与x63(2)(k)相加得到x31(3)(k)，相减得到x63(3)(k)；其它块的运算方法相同，其中最后一块的运算为x192(2)(k)与x224(2)(k)相加得到x192(3)(k)，相减得到x224(3)(k)；x193(2)(k)与x225(2)(k)相加得到x193(3)(k)，相减得到x225(3)(k)；依次类推，直到x223(2)(k)与x255(2)(k)相加得到x223(3)(k)，相减得到x255(3)(k)；经过128次蝶形运算，得到了第三次迭代的结果序列{x0(3)(k),……,x255(3)(k)}；(5)第四次迭代运算对第三次迭代的结果序列{x0(3)(k),……,x255(3)(k)}按照蝶形法则进行运算，得到第四次迭代的结果；具体操作是分为八块进行第一块的运算为x0(3)(k)与x16(3)(k)相加得到x0(4)(k)，相减得到x16(4)(k)；x1(3)(k)与x17(3)(k)相加得到x1(4)(k)，相减得到x17(4)(k)；依次类推，直到x15(3)(k)与x31(3)(k)相加得到x15(4)(k)，相减得到x31(4)(k)；其它块的运算方法相同，其中最后一块的运算为x224(3)(k)与x240(3)(k)相加得到x224(4)(k)，相减得到x240(4)(k)；x225(3)(k)与x241(3)(k)相加得到x225(4)(k)，相减得到x241(4)(k)；依次类推，直到x239(3)(k)与x255(3)(k)相加得到x239(4)(k)，相减得到x255(4)(k)；经过128次蝶形运算，得到了第四次迭代的结果序列{x0(4)(k),……,x255(4)(k)}；上述第一次至第四次迭代运算的计算公式为 其中T=N2n]]>,l=0,1,…,2n-1-1,n=1,2,3,4；(6)部分和运算对第四次迭代的结果序列{x0(4)(k),……,x255(4)(k)}，按照顺序16个为一组依次相加，即x0(4)(k)、x1(4)(k)、……、x15(4)(k)共16个值相加得到y1(k)；x16(4)(k)、x17(4)(k)、……、x31(4)(k)共16个值相加得到y2(k)；依次类推，直至x240(4)(k)、x241(4)(k)、……、x255(4)(k)共16个值相加得到y16(k)，如此得到最终的相关值序列{y1(k),y2(k)……,y16(k)}；其计算公式为ym(k)=Σi=015x16(m-1)+i(4)(k)]]>,m=1,2,…,16,k=0,1,…,Nt-1,Nt表示总的时隙数目。
该部分哈达玛变换方法可以应用于移动通信、雷达、数字信号处理类的多种信号处理过程中。
上述算法可以采用现场可编程门阵列FPGA(Field Programmable GateArray)集成芯片实现之。
上述算法可以采用数字信号处理DSP(Digital Signal Processing)集成芯片实现之。
该搜索器可以采用专用集成电路ASIC(Application SpecificIntegrated Circuit)芯片制成。
本发明所述的宽带码分多址辅同步信道部分哈达玛变换搜索器，可以采用现场可编程门阵列FPGA(Field Programmable Gate Array)集成芯片实现之。
本发明所述的宽带码分多址辅同步信道部分哈达玛变换搜索器，也可以采用数字信号处理DSP(Digital Signal Processing)集成芯片实现之。
本发明所述的宽带码分多址辅同步信道部分哈达玛变换搜索器，还可以采用专用集成电路ASIC(Application Specific Integrated Circuit)芯片制成。
本发明的特点是提供一种宽带码分多址辅同步信道部分哈达玛变换搜索器的具体组成结构，并提供一种实现方法及相关运算的计算公式，应用该变换搜索器，可以有效地减小搜索器的芯片面积，降低功耗，提高搜索速度。
传统的搜索方法在每一时隙边界处，相关值计算量为16×256次乘法与加法操作，总计算量为16×256×Nt。这样，传统方法耗费了很大的运算量，且搜索时间较长。而本发明的部分哈达玛变换搜索器，在每一时隙边界，计算16个相关值运算量为4×256+16×16=5×256次乘加运算，总计算量为5×256×Nt，计算任务相差一个数量级。也就是说，利用本发明的算法，比传统方法要节省了 =68.75％的运算量，减少的运算量超过原来的三分之二！因此，通过采用本发明的部分哈达玛变换搜索器的实现方法，能够极大地降低运算复杂度，减少了存储空间。
下面结合附图详细介绍本发明的结构、特点和其实现方法图1是传统的辅同步S-SCH信道搜索方法示意图。
图2是本发明的辅同步S-SCH信道搜索方法示意图。
图3、图4是表示本发明的宽带码分多址辅同步信道部分哈达玛变换搜索器的详细结构示意图。其中图3所示为前半部分，而图4所示为后半部分。
参见图2所示的本发明辅同步S-SCH信道搜索方法示意图，其主要是通过部分快速哈达玛Hadamard变换(PFHT)计算相关值序列。输入信号序列rk首先与Z={z1,Λ,z255}进行按位对应相乘的部分积运算，然后再进行包括迭代运算和部分和运算的部分快速哈达玛变换，最后得到所需的相关值序列{y1(k),y2(k)……,y16(k)}。其中，每个时隙的运算量为4×256+16×16=5×256次乘加运算，因此，Nt个时隙总的运算量为5×256×Nt，该算法极大地减少了的硬件资源和运算时间。
参见图3、图4，本发明是一种宽带码分多址辅同步信道部分哈达玛变换搜索器，该搜索器包括有下列运算模块首先是对输入序列进行对应位相乘的部分积运算模块；在上述部分积运算模块后是进行哈达玛变换的模块，共有四次迭代运算；最后是部分和运算模块。其具体结构是这样的设接收信号的输入序列为{r0,……,r255}，该输入序列的物理意义为对接收信号进行抽样量化而得到的二进制比特序列；部分积运算序列z={z0,…,z255}，该序列的物理意义为构成辅同步信道的部分序列，其各元素取值为±1；迭代序列xq(i)(k),q=0,1,…,255,i-0,1,…,4,k表示对应的的时隙数，该序列的物理意义为第k个时隙处，进行哈达玛变换的中间结果；相关值序列ym(k)表示第k个时隙的第m个相关值。其实现方法包括如下步骤(1)部分积运算上述输入序列在时钟信号驱动下，顺序与部分积序列对应相乘，即r0与z0相乘得到x0(0)(k),r1与z1相乘得到x1(0)(k)，依次类推，直至r255与z255相乘得到x255(0)(k)；其计算公式为xq(0)(k)-rq×zq,q-0,1,…,N-1,N=256；(2)第一次迭代运算对部分积运算的结果序列{x0(0)(k),……,x255(0)(k)}按照蝶形法则进行运算，得到第一次迭代的结果，即x0(0)(k)与x128(0)(k)相加得到x0(1)(k)，相减得到x128(1)(k)；x1(0)(k)与x129(0)(k)相加得到x1(1)(k)，相减得到x129(1)(k)；依次类推，直到x126(0)(k)与x254(0)(k)相加得到x126(1)(k)，相减得到x254(1)(k)，x127(0)(k)与x255(0)(k)相加得到x127(1)(k)，相减得到x255(1)(k)；经过128次蝶形运算，得到了第一次迭代的结果序列{x0(1)(k),……,x255(1)(k)}；(3)第二次迭代运算对第一次迭代的结果序列{x0(1)(k),……,x255(1)(k)}按照蝶形法则进行运算，得到第二次迭代的结果。分为两块进行，即x0(1)(k)与x64(1)(k)相加得到x0(2)(k)，相减得到x64(2)(k)；x1(1)(k)与x65(1)(k)相加得到x1(2)(k)，相减得到x65(2)(k)；依次类推，直到x63(1)(k)与x127(1)(k)相加得到x63(2)(k)，相减得到x127(2)(k)；另一块类似，x128(1)(k)与x192(1)(k)相加得到x128(2)(k)，相减得到x192(2)(k)；x129(1)(k)与x193(1)(k)相加得到x129(2)(k)，相减得到x193(2)(k)；依次类推，直到x191(1)(k)与x255(1)(k)相加得到x191(2)(k)，相减得到x255(2)(k)；经过128次蝶形运算，得到了第二次迭代的结果序列{x0(2)(k),……,x255(2)(k)}；(4)第三次迭代运算第二次迭代的结果序列{x0(2)(k),……,x255(2)(k)}按照蝶形法则进行运算，得到第三次迭代的结果。分为四块进行，第一块的运算为x0(2)(k)与x32(2)(k)相加得到x0(3)(k)，相目减得到x32(3)(k)；x1(2)(k)与x32(2)(k)相加得到x1(3)(k)，相减得到x33(3)(k)；依次类推，直到x31(2)(k)与x63(2)(k)相加得到x31(3)(k)，相减得到x63(3)(k)；其它块类似，如最后一块的运算为x192(2)(k)与x224(2)(k)相加得到x192(3)(k)，相减得到x224(3)(k)；x193(2)(k)与x225(2)(k)相加得到x193(3)(k)，相减得到x225(3)(k)；依次类推，直到x223(2)(k)与x255(2)(k)相加得到x223(3)(k)，相减得到x255(3)(k)；经过128次蝶形运算，得到了第三次迭代的结果序列{x0(3)(k),……,x255(3)(k)}；(5)第四次迭代运算第三次迭代的结果序列{x0(3)(k),……,x255(3)(k)}按照蝶形法则进行运算，得到第四次迭代的结果。分为八块进行，第一块的运算为x0(3)(k)与x16(3)(k)相加得到x0(4)(k)，相减得到x16(4)(k)；x1(3)(k)与x17(3)(k)相加得到x1(4)(k)，相减得到x17(4)(k)；依次类推，直到x15(3)(k)与x31(3)(k)相加得到x15(4)(k)，相减得到x31(4)(k)；其它块类似，如最后一块的运算为x224(3)(k)与x240(3)(k)相加得到x224(4)(k)，相减得到x240(4)(k)；x225(3)(k)与x241(3)(k)相加得到x225(4)(k)，相减得到x241(4)(k)；依次类推，直到x239(3)(k)与x255(3)(k)相加得到x239(4)(k)，相减得到x255(4)(k)；经过128次蝶形运算，得到了第四次迭代的结果序列{x0(4)(k),……,x255(4)(k)}；上述第一次至第四次迭代运算的计算公式为 其中T=N2n]]>,l=0,1,…,2n-1-1,,n-1,2,3,4；(6)部分和运算对第四次迭代的结果序列{x0(4)(k),……,x255(4)(k)}，按照顺序16个为一组依次相加，即x0(4)(k)、x1(4)(k)、……、x15(4)(k)这16个值相加得到y1(k)；x16(4)(k)、x17(4)(k)、……、x31(4)(k)这16个值相加得到y2(k)；依次类推，直至x240(4)(k)、x241(4)(k)、……、x255(4)(k)这16个值相加得到y16(k)；这样就可得到最终的相关值序列{y1(k),y2(k)……,y16(k)}；其计算公式为ym(k)=Σi=015x16(m-1)+i(4)(k)]]>，m=1,2,…,16,k=0,1,…,Nt-1，其中Nt表示总的时隙数目。
对于辅同步信道部分哈达玛变换搜索器，本发明的研究开发人员设计了数字信号处理DSP(Digital Signal Processing)芯片程序来实施试验之。其主要的设计参数如下由于扩频信号的信噪比很低，接收信号采用8bit量化，以提高信号检出概率。相关值采用16bit量化。用C语言描述宽带码分多址辅同步信道部分哈达玛变换搜索器的结构。本发明是采用TI公司的TMS320C54x系列芯片实现的。上述实施试验在计算机上进行了仿真模拟，基本实现了发明目的。
权利要求
1.一种宽带码分多址辅同步信道部分哈达玛变换搜索器，其特征在于包括有下列运算模块首先是对输入序列进行对应位相乘的部分积运算模块；在上述部分积运算模块后是进行哈达玛变换的模块，共有四次迭代运算；最后是部分和运算模块。
2.一种宽带码分多址辅同步信道部分哈达玛变换搜索器的实现方法，设接收信号的输入序列为{r0,……,r255}，该输入序列的物理意义为对接收信号进行抽样量化而得到的二进制比特序列；部分积运算序列为z={z0,…,z255}，该序列的物理意义为构成辅同步信道的部分序列，其各元素取值为±1；迭代序列xq(i)(k),q=0,1,…,255,i=0,1,…,4,k表示对应的的时隙数，该序列的物理意义为第k个时隙处，进行哈达玛变换的中间结果；相关值序列ym(k)表示第k个时隙的第m个相关值。其特征在于该实现方法至少包括如下步骤(1)部分积运算上述输入序列在时钟信号驱动下，顺序与部分积序列对应相乘，即r0与z0相乘得到x0(0)(k),r1与z1相乘得到x1(0)k)，依次类推，直至r255与z255相乘得到x255(0)(k)；其计算公式为xq(0)(k)=rq×zq,q=0,1,…,N-1,N=256；(2)第一次迭代运算对部分积运算的结果序列{x0(0)(k),……,x255(0)(k)}按照蝶形法则进行运算，得到第一次迭代的结果，即x0(0)(k)与x128(0)(k)相加得到x0(1)(k)，相减得到x128(1)(k)；x1(0)(k)与x129(0)(k)相加得到x1(1)(k)，相减得到x129(1)(k)；依次类推，直到x126(0)(k)与x254(0)(k)相加得到x126(1)(k)，相减得到x254(1)(k)，x127(0)(k)与x255(0)(k)相加得到x127(1)(k)，相减得到x255(1)(k)；经过128次蝶形运算，得到了第一次迭代的结果序列{x0(1)(k),……,x255(1)(k)}；(3)第二次迭代运算对第一次迭代的结果序列{x0(1)(k),……,x255(1)(k)}按照蝶形法则进行运算，得到第二次迭代的结果；具体操作是分为两块进行即x0(1)(k)与x64(1)(k)相加得到x0(2)(k)，相减得到x64(2)(k)；x1(1)(k)与x65(1)(k)相加得到x1(2)(k)，相减得到x65(2)(k)；依次类推，直到x63(1)(k)与x127(1)(k)相加得到x63(2)(k)，相减得到x127(2)(k)；另一块的运算方法相同，即x128(1)(k)与x192(1)(k)相加得到x128(2)(k)，相减得到x192(2)(k)；x129(1)(k)与x193(1)(k)相加得到x129(2)(k)，相减得到x193(2)(k)；依次类推，直到x191(1)(k)与x255(1)(k)相加得到x191(2)(k)，相减得到x255(2)(k)；经过128次蝶形运算，得到了第二次迭代的结果序列{x0(2)(k),……,x255(2)(k)}；(4)第三次迭代运算对第二次迭代的结果序列{x0(2)(k),……x255(2)(k)}按照蝶形法则进行运算，得到第三次迭代的结果；具体操作是分为四块进行第一块的运算为x0(2)(k)与x32(2)(k)相加得到x0(3)(k)，相减得到x32(3)(k)；x1(2)(k)与x33(2)(k)相加得到x1(3)(k)，相减得到x33(3)(k)；依次类推，直到x31(2)(k)与x63(2)(k)相加得到x31(3)(k)，相减得到x63(3)(k)；其它块的运算方法相同，其中最后一块的运算为x192(2)(k)与x224(2)(k)相加得到x192(3)(k)，相减得到x224(3)(k)；x193(2)(k)与x225(2)(k)相加得到x193(3)(k)，相减得到x225(3)(k)；依次类推，直到x223(2)(k)与x255(2)(k)相加得到x223(3)(k)，相减得到x255(3)(k)；经过128次蝶形运算，得到了第三次迭代的结果序列{x0(3)(k),……,x255(3)(k)}；(5)第四次迭代运算对第三次迭代的结果序列{x0(3)(k),……,x255(3)(k)}按照蝶形法则进行运算，得到第四次迭代的结果；具体操作是分为八块进行第一块的运算为x0(3)(k)与x16(3)(k)相加得到x0(4)(k)，相减得到x16(4)(k)；x1(3)(k)与x17(3)(k)相加得到x1(4)(k)，相减得到x17(4)(k)；依次类推，直到x15(3)(k)与x31(3)(k)相加得到x15(4)(k)，相减得到x31(4)(k)；其它块的运算方法相同，其中最后一块的运算为x224(3)(k)与x240(3)(k)相加得到x224(4)(k)，相减得到x240(4)(k)；x225(3)(k)与x241(3)(k)相加得到x225(4)(k)，相减得到x241(4)(k)；依次类推，直到x239(3)(k)与x255(3)(k)相加得到x239(4)(k)，相减得到x255(4)(k)；经过128次蝶形运算，得到了第四次迭代的结果序列{x0(4)(k),……,x255(4)(k)}；上述第一次至第四次迭代运算的计算公式为 其中T=N2n]]>,l=0,1,…,2n-1-1,n=1,2,3,4；(6)部分和运算对第四次迭代的结果序列{x0(4)(k),……,x255(4)(k)}，按照顺序16个为一组依次相加，即x0(4)(k)、x1(4)(k)、……、x15(4)(k)共16个值相加得到y1(k)；x16(4)(k)、x17(4)(k)、……、x31(4)(k)共16个值相加得到y2(k)；依次类推，直至x240(4)(k)、x241(4)(k)、……、x255(4)(k)共16个值相加得到y16(k)，如此得到最终的相关值序列{y1(k),y2(k)……,y16(k)}；其计算公式为ym(k)=Σi=015x16(m-1)+i(4)(k)]]>,m=1,2,…,16,k=0,1,…,Nt-1,Nt表示总的时隙数目。
3.如权利要求2所述的宽带码分多址辅同步信道部分哈达玛变换搜索器的实现方法，其特征在于该部分哈达玛变换方法可以应用于移动通信、雷达、数字信号处理类的多种信号处理过程中。
4.如权利要求1所述的宽带码分多址辅同步信道部分哈达玛变换搜索器，其特征在于上述算法可以采用现场可编程门阵列FPGA(FieldProgrammable Gate Array)集成芯片实现之。
5.如权利要求1所述的宽带码分多址辅同步信道部分哈达玛变换搜索器，其特征在于上述算法可以采用数字信号处理DSP(Digital SignalProcessing)集成芯片实现之。
6.如权利要求1所述的宽带码分多址辅同步信道部分哈达玛变换搜索器，其特征在于该搜索器可以采用专用集成电路ASIC(ApplicationSpecific Integrated Circuit)芯片制成。
全文摘要
一种宽带码分多址辅同步信道部分哈达玛变换搜索器,其具体组成结构包括有下列运算模块:首先是对输入序列进行对应位相乘的部分积运算模块;在该部分积运算模块后是进行哈达玛变换的模块,共有四次迭代运算;最后是部分和运算模块。还提供一种该辅同步信道部分哈达玛变换搜索器的实现方法及其相关运算的计算公式,可以有效地减小搜索器的芯片面积,降低功耗,提高搜索速度。
文档编号H04B1/707GK1318919SQ0111879
公开日2001年10月24日 申请日期2001年6月13日 优先权日2001年6月13日
发明者牛凯, 吴伟陵 申请人:北京邮电大学