专利名称：通信系统中信号的有效Walsh覆盖和相加的方法和装置的制作方法
背景I.领域本发明涉及通信领域。更明确地说，本发明涉及码分多址通信系统中用于发射信号的快速处理的一种新颖并改进了的方法和装置。
II.背景用于来自发射机的传输的信号的有效处理在通信系统，譬如码分多址(CDMA)通信系统中是继性能提高之后的一种探寻。若干这样的CDMA通信系统是众所周知的。一种是基于TIA/EIA-95标准而操作的CDMA通信系统，通称为IS-95标准，通过引用结合于此。IS-95标准提供了对诸如前向信道等发送信道结构的描述和操作规格。前向信道从一个基站对准一个和多个移动站。一般而言，按照IS-95标准的前向信道结构需要使用二进制相移键控(BPSK)数据调制和二进制伪随机码(PN)扩展。信道编码后的数据比特通过BPSK调制器被调制，二进制PN扩展/调制器通过每次输入一个码元来扩展经BPSK调制的数据码元。这种情况下的二进制PN扩展包括用于同相和正交相位调制的两条通路。每条通路的结果经过载波调制。在相加来自每条通路的载波已调信号之后，相加结果被放大以用于从天线系统的发送。IS-95标准的第7部分中描述了IS-95前向信道结构的特别规格。
按照通称为IS-2000标准并通过引用结合于此的TIA/EIA/IS-2000标准定义并操作的一种通信系统也包括前向信道结构。IS-2000前向信道结构在该标准的第3部分中定义。IS-2000标准对IS-95系统向后兼容。在前向信道上，除了用于IS-95兼容性的BPSK调制的规格之外，IS-2000系统还要求数据码元的QPSK预扩展。对于QPSK扩展/调制，调制器的输入部分同时需要两个数据码元，即同相和正交相位数据码元。
在这种系统中，需要信号的有效处理来节约处理时间并减少费用。此外，更有利的是在CDMA通信系统中用于发送前向信道信号的发射机内提供一种用于数据码元的有效处理的方法和装置。
摘要当前揭示的方法和装置针对通信系统中信号的有效处理。在编码过程后提供同相和正交相位的数据码元以便于信号的有效处理。分割RAM结构便于同时产生同相和正交相位的数据码元。至少使用两个扰频器来同时接收并扰频同相和正交相位的数据码元。Walsh覆盖/相加块提供用于来自通信系统的组合传输的信号的有效Walsh覆盖和相加。
附图的简要描述通过下面提出的结合附图的详细描述，本发明的特征、性质和优点将变得更加明显，附图中相同的符号具有相同的标识，其中
图1说明了通信系统发射机中的各种处理块；图2说明了通信系统的发射机内用于交织操作的经分割的RAM结构；图3说明了包括至少两个扰频器的通信系统发射机内的各种处理块；图4说明了通信系统的一般框图；图5说明了发射机的Walsh覆盖、相加、PN扩展和载波调制块；图6说明了通信系统的发射机内用于若干信道的交织操作的经分区的RAM结构；以及图7说明了发射机内若干信道的扰频、Walsh覆盖和相加块。
优选实施例的详细描述这里描述了通信系统中用于信号的有效处理的一种新颖并改进了的方法和装置。这里描述的示例性实施例在数字蜂窝电话系统的环境中提出。虽然这种环境内的使用是有利的，然而各种实施例也可被结合在不同的环境或配置中。一般而言，这里描述的各种系统可以用软件控制的处理器、集成电路或离散逻辑来形成。本申请中所引用的数据、指令、命令、信息、信号、码元和码片可以有利地通过电压、电流、电磁波、磁场或粒子、光场或粒子、或他们的组合来表示。此外，每个框图中示出的块可以表示硬件或方法步骤。
参考图1，它示出前向信道结构100的简化框图。前向信道结构100可用于按照IS-2000标准操作的CDMA系统中。信道数据比特被输入信道编码器101以产生经编码的信道数据码元。信道编码器101中的功能可包括添加帧质量比特、以及执行卷积和/或turbo编码。信道编码器101把信道经编码的码元传送到分组交织器102来进行交织功能。经交织的数据码元被输入到长码扰频/调制器块103，其中每条信道内的数据码元都用一个长的掩码来扰频。长码扰频/调制器块103内也可以发生其它像功率控制码元截去这样的功能。多路分解器104对长码扰频/调制器块103的输出进行多路分解以产生用于QPSK PN扩展的数据码元。由于使用了QPSK PN码元，因此每个时钟周期中有两个数据码元同时从多路分解器104输出。QPSK扩展块105调制并扩展该输入数据码元以用于随后的放大和从天线系统(未示出)发送。
QPSK扩展块105用每个时钟周期对在其输入端的至少两个数据码元操作。交织器102和长码扰频/调制器块103每时钟周期输出一个数据码元。结果，多路分解器104可能需要累加数据码元从而每时钟周期输出两个数据码元。如此，可能在QPSK扩展块105的输入端产生处理“瓶颈”，这会导致对用于发送的前向信道信号的低效处理。
参考图2，通信系统中一组用于发送的数据201可以以1/R的编码速率被编码。编码处理可以如所述的那样由信道编码器101执行。编码速率可以是1/2、1/4、或任何其他编码速率。在编码之后，对于每个编码数据比特产生R个数据码元。结果产生R个数据码元块。在以速率1/2编码的情况下，在编码器的输入端产生两个数据块。信道结构也可以包括分组交织器，譬如，分组交织器102。于是，分组交织器接收两个数据块，而在以1/4的编码速率时接收四个数据块。分组交织器102输入每个数据块、在把数据写入RAM块时按照交织函数重新排列每个数据块中数据码元的存储单元、并且从RAM块输出经重排的数据块。
为了有效地处理分组交织器102中的数据码元，一个RAM块可被分成两个块RAM202和203。接收的数据分组的数据码元可被写入RAM202和203块。写入数据码元的次序和它们在RAM块202和203中相应的存储单元可以按照预定的交织函数。可以在IS-2000或IS-95标准中找到示例性的交织函数。为了输出经交织的数据码元，来自每个数据块的数据码元被顺序地读取。顺序读取从两个RAM块202和203的第一个RAM块处开始。顺序读取在两个RAM块202和203的第二个RAM块处结束。第一和第二RAM块可以分别是RAM块202和203。
对于分别与第一和第二数据帧相关的第一和第二数据块可以同时执行读和写功能。写功能与第一数据帧相关，而读功能与第二数据帧相关。第二数据帧在从通信系统发出时先于第一数据帧。读和写功能分别在两组RAM块中发生。每一组包括两个RAM块。第一组298可包括RAM块202和203，第二组297可包括RAM块204和205。第二组中的数据码元先于第一组中的数据码元被写入。通过保持两个组，写和读功能可在第一和第二组之间交替。这样，一直都可以发生同时的写和读功能。
诸如任一RAM块202-05这样的每个RAM块都可被分区以包括至少一对RAM子块。RAM的子块对于RAM块202被示为子块212-13、对于RAM块203被示为子块214-15、对于RAM块204被示为子块216-17、以及对于RAM块205被示为子块218-19。每对RAM子块中的一个子块存储同相数据码元，而另一子块存储正交相位数据码元。同相和正交相位数据码元被存储于相应的子块中。每个数据码元的存储单元根据交织函数被确定。数据码元的顺序读取可包括同时读取RAM子块。结果，在每个读取步骤，每个时钟周期同时产生同相数据码元和正交相位的数据码元。例如，参考RAM块204，读功能允许在每个RAM存储单元从两个子块216和217读取数据比特。由于同相和正交相位的数据码元分别被存储在子块216和217内，因此同相和正交相位的数据码元同时被读取并被产生。
在一个时钟周期中同时产生同相数据码元和正交相位的数据码元对于QPSK扩展器是有利并有效的，该过程要求其输出处的同相数据码元和正交相位数据码元，并且处在通信系统的发射机中的一连串信号处理块中。当QPSK扩展器一次处理两个数据码元时，可能不会产生所述的处理“瓶颈”。结果在发射机内更有效地执行信号的信号处理。
参考图3，它示出用于处理信号的发射机300的示例性框图。发射机300可适用于发射诸如前向信道CDMA信号这样的CDMA信号。发射机300包括用于编码信道数据的信道编码器301。IS-2000标准和其它诸如WCDMA标准这样的类似标准中描述了用于各种信道的此类编码器的实例。信道编码器301可执行卷积编码、turbo编码码元添加以及重复。输入数据比特被编码以产生编码数据码元。术语数据比特和数据码元在某些方面可以互换。取决于调制和编码方案的一个数据码元可以由若干数据比特来表示。取决于编码速率的编码器301为每个输入数据比特产生多个数据码元。若干编码速率是可行的。例如，编码速率1/2、1/4、1/3和1/6在按照IS-2000标准工作的系统中都是可行的。在以速率1/2编码的情况下，对于每个输入数据比特产生两个数据码元，而在以速率1/4编码的情况下，产生四个数据码元。这样，当诸如数据分组201这样的一个数据块输入编码器301时，对于速率1/2的编码产生两个数据块，而对于速率1/4的编码则产生四个数据块。
编码数据码元通过分组交织器302以进行数据分组交织。交织器的基本操作在本领域中已知。输入到交织器数据码元按照交织器函数被重新排列。经交织的数据码元被输出。对于发射机300内的一连串信号处理块中的QPSK扩展器310来说，在交织器302的输出处在一个时钟周期中同时处理同相数据码元和正交相位数据码元是有利并有效的。当同时处理多个数据码元时，例如QPSK扩展器的同相数据码元和正交相位数据码元，可能不会产生处理“瓶颈”。为RAM块202-03和/或204-05描述的处理可被用来同时产生同相和正交相位数据码元。这样，交织器302可包括类似的RAM结构。
在QPSK扩展之前，编码数据码元可能需要根据每条信道所分配到的长码和/或该信道的用户而被扰频。作为实例，长码扰频器的操作是众所周知的并在IS-2000中已作描述。数据码元的长码扰频涉及长码的产生。长码生成器302可能有必要执行长码生成。由于分组交织器302同时产生同相数据码元和正交相位数据码元，因此长码生成器303同时提供两个长码比特流304和305。长码流304可被用来对I扰频器306中的同相数据码元进行扰频，而长码流305用于对Q扰频器307中的正交相位数据码元进行扰频。同相和正交相位数据码元分别被发送到进行数据扰频操作的I扰频器306和Q扰频器307以分别产生经扰频的同相和正交相位数据码元311和312。
I和Q扰频操作间的区别在于扰频操作所用的长码流。长码流304和305由长码生成器在不同的抽头输出处产生。I掩码和Q掩码可被用来分别产生长码流304和305。根据所使用的掩码，长码流305可以比长码流304提前一个固定或可变数量的编码。例如，长码流304可以比长码流305在前64个编码码元。长码生成器303在内部产生由编码码元流组成的长码。编码码元流在例如离开64个码元的两个不同点处被抽取以提供长码流304和305。同相数据码元通过长码流304在I扰频器306内被扰频，而正交相位数据码元通过长码流305在Q扰频器307内被扰频。经扰频的同相和正交相位数据码元311和312同时被产生。经扰频的同相和正交相位数据码元被同时传递到QPSK扩展器310来按照QPSK扩展方案进行扩展。这样便有效地处理了发射机300内用于传输的信号。
扩展器310中的操作可包括QPSK扩展前的Walsh覆盖操作。每个用户或信道都具有其唯一的Walsh覆盖。Walsh覆盖的操作是众所周知的，且在IS-2000标准中描述了一个或多个实例。在QPSK扩展之后，产生的信号通过载波调制以产生用于从通信系统发送的扩频信号313。
此外，当一个帧的数据码元被读取而同时另一个帧的数据被写入交织器块302时，发射信号的处理效率被改进。为了便于写入一个数据帧的数据码元并读取另一个数据帧，分组交织器302可包括图2所示的RAM块299。RAM块299可被分成两组块297和298。每组可包括两个RAM块。在RAM组298中示出RAM块202和203，而在组297中示出RAM块204和205。RAM块202-05可被视为较大RAM块299的一部分。对于第一数据帧的数据码元的写入来说，数据码元被写入两组RAM297和298块的第一组。写入可按照预定的交织函数来进行。对于第二数据帧的数据码元的读取来说，数据码元从两组RAM297和298块的第二组中被顺序读取。第一组一次可以是组298，而第一组的另一次可以是组297。同样，第二组一次可以为组297而另一次为组298。这样，当数据被写入一个组中的同时，数据可从另一组被读取。
读操作在每个RAM存储单元顺序执行。例如在RAM组297中，顺序读取从两个块RAM204和205的第一RAM块开始，譬如RAM块204，然后继续到两个块RAM204和205的第二RAM块，譬如RAM块205。顺序读取在RAM组297的两个块RAM204和205的第二RAM块205处结束。在RAM块299中，每一RAM块被分成至少两个RAM子块来存储同相数据码元和正交相位数据码元。在每一读取步骤中，两个数据码元被读取，一个是同相的另一个是正交相位的。两个RAM子块在每一顺序读取步骤同时被读取以同时产生同相数据码元和正交相位数据码元。同相数据码元和正交相位数据码元分别同时被输出到改进发射信号的处理效率的I扰频器306和Q扰频器307。
RAM结构299可包括为了简洁未示出的写指针，来把数据码元写入RAM块的两组297和298的第一组中。RAM结构中的写指针的操作是本领域所众所周知的。写指针可被编程从而根据分组交织器302中适用的预定交织函数来写入输入数据码元。另外，RAM结构299可包括用于顺序读取数据比特的读指针。如果对于组297发生读操作，则读指针从RAM块204开始顺序读取，并继续到RAM块205。读指针在RAM 205处结束数据码元的读取。组297和298中的两个RAM块的每一RAM块都包括至少两个RAM子块。通过写指针，两个RAM子块之一存储同相数据码元，而另一个则存储正交相位数据码元。通过读指针，两个RAM子块在每一顺序读取中同时被读取以同时产生同相数据码元和正交相位数据码元。
参考图4，它示出示例性通信系统400的框图。通信系统400可包括连接到陆基网络401的基站410。陆基网络401把诸如陆基电话连接和数据网络连接这样的陆基连接提供给通信系统400的用户。基站410也可被连接到其它基站(为了简洁未示出)。通信系统400的无线用户可以是许多移动站，譬如移动站451-53。尽管只示出三个移动站，然而通信系统400中取决于系统的容量任何数量的移动站都是可行的。移动站保持与基站410的通信链路来接收并发出诸如话音信息和数据信息这样的信息。基站410和每个移动站之间的通信链路可包括从基站到移动站的正向链路、以及从每个移动站到基站的反向链路。IS-95、IS-2000和W-CDMA标准中已描述了反向和正向链路的各种配置。基站410可与发射机300结合来发射正向链路信号。
在正向链路上，信道数据比特被传送到信道编码器301。信道数据可由陆基网络401或其它可能的信号源产生。用于多于一个目标用户的信道数据可被产生并被传送到信道编码器301上。编码数据码元被传递到按照交织函数对每条信道交织数据码元的分组交织器302。由于信道编码器301可以对多于一条信道的信道数据比特进行编码，因此分组交织器302可以接收与正向链路通信上的一条或多条信道相关的编码数据码元。经交织的数据码元通过所述的长码扰频操作。每条信道可分配到一个长码。每条信道的经交织的多种数据码元通过正向链路上的相关长扰频操作。每条信道经长扰频的数据码元被传送到QPSK扩展310以形成组合正向链路信号。特别地，各种所揭示实施例的有利方面在正向链路的应用中更为明显。这样，当若干正向链路信道被组合在一个前向链路信号中时，分组交织器302可以按照用于正向链路方向中有效的信号处理的各种所揭示的实施例而被配置。
参考图5，它示出QPSK扩展器310的框图。所示的QPSK扩展器30的操作包括Walsh覆盖操作、用于相加每条正向链路信道的信号的求和操作、复数乘法器操作、基带滤波操作和载波调制操作，从而产生用于从覆盖区域内的基站410到移动站的放大和发送的信号313。QPSK扩展器310在不同配置中可包括较多或较少的操作。Walsh编码一般被分配给正向链路方向中的每条信道。在长码扰频之后，产生的I和Q信号通过Walsh覆盖操作。Walsh覆盖块510中示出了信道的Walsh覆盖操作。块510中的Walsh覆盖操作包括用指定的Walsh函数对输入I和Q信号311和312相乘，以产生经Walsh覆盖的I和Q信号506和507。
如果正向链路上有其它要被组合的信道，则其它信道的I和Q信号541和542在由相应的Walsh编码进行像Walsh覆盖块510中的Walsh覆盖操作那样的Walsh覆盖之后，作为相加块543和544的输入。在Walsh覆盖操作之前，I信号541和Q信号542通过编码和分组交织操作，以及与为I信号311和Q信号312示出的长码扰频操作类似的长码扰频操作。在Walsh覆盖操作之后，I信号506和541在相加块543中被相加，而Q信号507和542在相加块544中被相加。结果为组合的I信号545和组合的Q信号546。
QPSK扩展器310中的下一个操作包括通过PNI序列547和PNQ序列548的复数乘法器操作570。PNI和PNQ序列547和548是I和Q信道PN序列。组合的I和Q信号545和546与PNI和PNQ序列547和548复数相乘。复数乘法器操作570包括对信号545和546进行扩展以产生I和Q信号571和572。基带滤波器573和574可被用来对I和Q信号571和572进行滤波。为了在滤波后对I和Q信号571和572进行载波调制，则使用乘法器575和576。产生的信号在组合器577内被组合以产生组合信号313。信号313被放大以用于从基站410处的一根或多根天线的发送。
参考图6，为了提供与在正向链路信号上被组合的一条或多条前向信道相关的有效交织操作，RAM结构600被分区成多个RAM块，譬如RAM块601-03。尽管仅示出三个经分区的块，然而其它数量的经分区的RAM块也是可行的。每一个RAM块601-03被分成两组RAM块。例如，RAM块601被分成两组块RAM610和611，同样，RAM块602被分成两组620和620，而RAM块603被分成组630和631。此外，每组包括两个RAM块。例如组610中包括RAM块612和613，而组611包括RAM块614和615。
每个RAM块601、602和603都与正向链路中的一条信道相关。多个RAM块601-03的每一个都带有与信道相关的数据。为了存储数据，数据码元被写入两组RAM块的第一组中。在RAM块601中，第一组可以一次为组610而另一次为组611。数据的写入是按照预定的交织函数进行的。为了读取多个RAM块601-03的每一个的数据，读指针从两组RAM块的第二组中顺序读取数据码元。在RAM块601中，第二组可以一次为组610而另一次为组611。当第一组中发生数据的写入时，第二组中可能发生数据的读取。多个RAM块601-03的每一个中的数据写入可以同时发生。此外，从多个RAM块601-03的每一个中的数据读取也可以同时发生。
多个RAM块601-03的每一个的顺序读取从第二组的第一RAM块开始。例如，如果第二组为组611，则数据的顺序读取在RAM块614处开始。顺序读取继续到第二组的第二RAM块，根据该例即为RAM块615。顺序读取在第二组的第二RAM块，根据该例即为RAM块615处结束。
对于多个RAM块601-03的每一个来说，每组中两个RAM块的每一个块都被分区成至少两个RAM子块。两个RAM子块之一通过写处理来存储同相数据码元，而另一子块则存储正交相位数据码元。RAM子块在每一步顺序读取处同时被读取以同时产生同相码元和正交相位数据码元。这样，当从多个RAM块601-03读取数据时，从每个RAM块同时产生同相和正交相位数据码元。因此，与多个RAM块601-03对应的三条前向信道相关的同相和正交相位数据码元同时被产生。同时产生数据码元改进了发射信号的处理效率。
每组RAM对一个数据帧保持数据比特。例如，由RAM块612和613组成的RAM组610保持了用于填充一个数据帧的数据。由于每个RAM块601、602和603都与正向链路中的一个信道相关，因此每个块为每条信道保持被存储并被读取的数据。例如，对于每条信道来说，当数据正被写入组610的同时，数据正从组611被读取。同样对于其它RAM块中的其它信道来说，当数据正被写入RAM块中的一组时，数据正从相同RAM块中的其它组被读取。
每条信道中的每个数据帧都有固定数量的数据比特。这样可以简化RAM块601、602和603的读操作。例如，如果读指针691正从RAM组611中的RAM存储单元读取数据，则读指针692可以指向组621中的另一RAM存储单元。读指针692已知与读指针691的存储单元有固定关系。例如，如果读指针691执行组611中的第一RAM存储单元，那么读指针692则指向组621中的第一RAM存储单元。读指针691和692之间的固定偏置量可以等于诸如RAM块601和602这样的RAM块的大小。由于RAM结构600被分区成诸如RAM块601-03这样的多个RAM块，其中每个都有相同数量的RAM存储单元，因此其它读指针之间的偏置量也会保持相同。因此，对所有块的读操作都会为诸如读指针691-93这样的所有读指针使用一个读偏置量。这样，可以通过使用于每个RAM块的读指针存储单元的计算具有最小处理来简化从RAM块601-03的数据读取。
RAM结构600可被分区成任意数量的RAM块，每个都有相同数量的RAM存储单元。RAM结构600中的RAM块数可以等于正被系统中的集成电路处理信道交织操作处理的信道数量。为了简洁而示出相应于三条不同信道的三个RAM块601、602和603，然而相应于等同数量信道的其它数量的RAM块也是可行的。三个读指针691、692和693对应于三条不同信道。为了处理所有三条信道的分组交织，读指针692和693以离开读指针691的固定增量被设置。结果，RAM结果600的操作控制仅需处理带有多个固定偏置量的一个读指针。这样的简化允许多信道系统中交织操作的有效处理。
再次参考图4，基站410也可发射要被覆盖区域内的所有移动站接收的导频信道。导频信道的操作是众所周知的并且在IS-95、IS-2000和WCDMA标准中已作描述。导频信道被发射到移动站来辅助移动站确定传播信道的特性。导频信道信息被用于对诸如话务信道、寻呼信道和其它控制信道这样的其它信道进行解码。每条正向链路信道的帧周期可以与从导频信道PN序列测得的帧周期交错。这通常被称为帧偏移。帧偏移被执行以防止正向链路信号中可能的大功率波动。尽管若干正向链路信道可具有共同的帧偏移，然而其它正向链路信道也可分配到不同的帧偏移。导频信道PN序列430可以每隔26.6毫秒被重复一次。正向链路帧偏移从导频信道PN序列430的起点被测得。对于帧偏移431(帧偏移“0”)来说，帧的起点与导频信道PN序列430的起点重合。对于帧偏移432(帧偏移“1”)来说，帧的起点与导频信道PN序列430的起点间的时偏为预定的码片数，该数可能等于1.25毫秒。对于帧偏移433(帧偏移“2”)来说，帧的起点与导频信道PN序列430的起点间的时偏为预定的码片数，该数可能等于两倍的1.25毫秒，即2.5毫秒。正向链路的一个帧可等于20毫秒。因此，在帧偏移的起点与另一个帧偏移的起点重合之前可能存在16个可能的帧时偏，每隔时偏离开紧接的下一个时偏为1.25毫秒。不止一条信道可使用相同的帧偏移。
RAM块601-03可以与相应的三条不同信道相关。信道可以使用不同的帧偏移，例如帧偏移431-33。对应于RAM块601-03的信道分别可具有帧偏移0、1和2。这样，每个块内数据的写入就根据这些时偏而被移位。参考图6，为了进行说明，示出带有阴影部分的RAM块601-03。阴影部分表示数据可能在给定时间被写入的RAM存储单元。例如，在RAM块601中，阴影部分占据RAM612和613，从RAM612开始并在RAM613结束。如果与RAM块602相关的信道处在时偏“1”中，且时偏“1”处在偏移了1.25毫秒的时偏中，则RAM块602中阴影部分的起点可能被移位的RAM存储单元数等于可能占据数据帧的1.25毫秒的数据码元数。阴影部分相应地从组620被移位相同数量而进入组621。如果与RAM块603相关的信道处在时偏“2”中，且时偏“2”处在两倍的1.25毫秒的时偏(2.5毫秒)中，则RAM块603中阴影部分的起点可能被移位的RAM存储单元数等于可能占据数据帧的2.5毫秒的数据码元数。
由于读指针691-93继续指向每个RAM块中相同的相应存储单元，因此每条相应信道的数据输出从而在时间上被移位等于帧时偏的一定量。这可以通过引用数据帧670-72的定时来说明。具有帧偏移“0”的数据帧670可能是从RAM块601读取的数据帧。具有帧偏移“1”的数据帧671可能是从RAM块602读取的数据帧。值得注意的是，帧的起点处在等于1.25毫秒的时偏中。具有帧偏移“2”的数据帧672可能是从RAM块603读取的数据帧。值得注意的是，帧的起点处在等于2.5毫秒的时偏中。这样，当数据被写入带有相应帧偏移的RAM块时，就简化了从具有不同帧偏移的数据帧的数据读取。
对于具有帧偏移“0”的数据帧670来说，数据的顺序读取从RAM块614开始，继续到RAM块615，并且在RAM块615处结束。对于具有帧偏移“1”的数据帧671来说，顺序读取从组621中开始，但等于时偏的许多数据码元或被忽略或被删除。数据帧671的顺序读取在组620中继续。顺序读取可能在组621中结束。从组621读取的数据码元数等于在组620中被删除或被忽略的数据码元数。对于具有帧偏移“2”的数据帧672来说，顺序读取从组631中开始，但等于时偏的许多数据码元或被忽略或被删除。数据帧672的顺序读取在组630中继续。顺序读取可能在组631中结束。从组631读取的数据码元数等于在组630中被删除或被忽略的数据码元数。
对于诸如数据帧201这样的数据帧的传输来说，数据帧可能在分组交织器302中的交织操作之前经过信道编码器301中的编码处理。不同的编码速率是可行的。例如，对于编码速率1/2和1/4来说，对于输入端的每个数据比特分别产生两个和四个数据码元。任一BPSK或QPSK扩展跟随在交织操作后。对于BPSK扩展来说，如众所周知的，扩展操作的Q支路的前缀为零。IS-95标准描述了BPSK扩展的要求。这也可以是IS-2000标准中所示出并描述的无线电组态1和2中的情况。无线电组态1和2作为与IS-95标准的向后兼容性的一部分被提供在IS-2000标准中。IS-2000标准中所述的无线电组态3-9需要QPSK扩展。结果，按照IS-2000标准操作的通信系统可能需要具有BPSK和QPSK扩展。为了具有有效的信号处理，RAM结构600可能需要能处理与BPSK和QPSK扩展的接口的容量。
RAM结构600中每个RAM块的大小被设置为8排RAM。前四排被分配给第一组，后四排被分配给第二组。从为发射信号的有效处理所提供的描述中，数据正被写入第一组的同时而数据从第二组正被读取。例如，RAM块601被分成多排RAM681-688。前四排681-684形成第一组610，后四排685-688形成第二组611。每排的长度都足以保持在一个数据帧201中所包括的数据比特。每排都可被设置以保持192个数据码元。每排都可被视为一个子块。每排或保持同相数据码元或保持正交相位数据码元。
对于交织器操作后的BPSK扩展来说，用所有都等于零的数据码元来填充被指定来保存正交相位数据码元的排。这样，当为BPSK扩展而读取数据码元时，具有所有零值的正交相位数据码元被用来实行BPSK扩展。例如，子块687可以存储同相数据码元，而子块688可保存正交相位数据码元。在BPSK扩展的情况下，存储在子块688中的数据码元可以都为零，或者可以忽略被存储的数据码元并在读取操作中被替换为零值。按照基于IS-2000标准的无线电组态1和2的前向信道的组态要求结合BPSK扩展以速率1/2进行信道编码。在这种情况下，数据帧的数据比特的编码产生等于两个数据帧的数据码元，它们将填充两个子块。例如，如果组610被用于写入经交织的数据码元，则需要子块681和683。子块682和684用零填充，或者可以在读操作期间忽略被存储的值并且用零值替代。
在无线电组态3和5中，QPSK扩展的编码速率为1/4。因此，编码器为了输入端的一个数据帧而产生数据码元。在这种情况下，如果，例如组610被用于写入经交织的数据，则需要子块681-84中的所有RAM存储单元来存储所有经交织的数据。同相数据码元被写入子块681和683，而正交相位数据码元被写入子块682和684。
在无线电组态4中，编码速率为1/2，并且使用了QPSK扩展。在这种情况下，编码器为输入端的每个数据帧产生等于两个数据帧的数据码元。由于每组包括四排RAM，因此无线电组态4中产生的编码数据跳过至少某些RAM存储单元而被写入四排RAM中。例如，使用RAM排687和688，编码数据跳过RAM存储单元1、3……191而被写入RAM存储单元0、2、4、……190、192中。在读操作期间，RAM存储单元1、3、……、191被忽略。对于QPSK操作来说，分别对同相和正交相位数据码元同时读取RAM排787和688中的RAM存储单元0、2、4……190、192。这样便简化了为不同无线电组态计算读指针存储单元的处理。
为Walsh覆盖操作和相加操作提供有效的发射信号处理也是有利的。每条信道的数据码元经过Walsh覆盖操作以产生经Walsh覆盖的数据码元。Walsh覆盖操作包括用Walsh码元与数据码元相乘。一个Walsh码元可以是许多码片，譬如64个码片。因此，为每个数据码元产生了64个码片。如框510处所示，同相数据码元和正交相位数据码元经过独立的Walsh覆盖操作。不同信道的经Walsh覆盖的数据码元被相加以形成用于发出包括不止一条正向信道的正向链路信号的相加信号。框543和544中示出了同相和正交相位的经Walsh覆盖的数据码元的相加操作。这样，提供有效的Walsh覆盖和相加操作是有利的。
参考图7，它示出用于处理组合的经Walsh覆盖的信号545和546的处理块700的框图。用于产生信号545和546的操作是相同的。信号545被表示为I信号，信号546被表示为Q信号。RAM块600同时为每条来自RAM组601-03的信道产生同相和正交相位的数据码元。正交相位数据码元在701-03处被示出，同相数据码元在711-13处被示出。每个正交相位数据码元701-03都经过长码扰频块751以产生经扰频的正交相位数据码元761-63。每个同相数据码元711-13都经过长扰频块750以产生经扰频的同相数据码元771-73。码元771和761与第一信道相关并且被分配了Walsh码W0。码元772和762与第二信道相关并且被分配了Walsh码W1。码元773和763与第三信道相关并且被分配了Walsh码W2。数据码元771-73和761-63被传送到Walsh覆盖/组合块781-86。缓冲器790可用于缓冲这些数据码元，否则数据码元将被直接传递下去。
Walsh覆盖/组合块781-83接收同相数据码元771-73。在块781中，乘法器791用分配的Walsh码W0与数据码元771相乘。在块782中，乘法器792用分配的Walsh码W1与数据码元772相乘，该W1与乘法器791执行乘法的时间之间的延迟至少等于一个码片时间。在块783中，乘法器793用分配的Walsh码W2与数据码元773相乘，该W2与乘法器792执行乘法的时间之间的延迟至少等于一个码片时间。块781中经Walsh覆盖的数据码元比块782中的数据码元提前一个码片时间产生，并且比块783中的数据码元提前两个码片时间产生。由于块781中经Walsh覆盖的数据码元在块782中经Walsh覆盖的数据码元之前就绪，因此它被传递到加法器775从而与块782中产生的经Walsh覆盖的数据码元同时被相加。结果被存储在缓冲器778中。这里，缓冲器778保存由块781和782产生的第一数据码元的相加结果。相加结果比块783中产生经Walsh覆盖的数据码元的时间至少提前一个码片时间就绪。来自缓冲器778的相加结果被传递到加法器776从而与由乘法器793产生的经Walsh覆盖的数据码元相加。结果被放在缓冲器779中。这里，缓冲器779保存了作为与数据码元711-13相关的三条多信道第一数据码元的相加结果的数据码元。来自缓冲器779的相加结果作为信号545的第一码元被继续传送。由于一个数据块可带有192个数据码元，因此为了产生信号545的经Walsh覆盖的相加数据码元而对于所有其它数据码元重复该处理。
例如，当块782正在处理第一数据码元时，进入块781的第二数据码元已被处理。结果，当块782正在处理第二数据码元时，块781已在缓冲器777中产生第二数据码元并且将其传送以便与块782中产生的第二数据码元相加。同样，当块783正在处理第二数据码元时，经Walsh覆盖相加的第二数据码元已就绪并被放在缓冲器778中，它将被传递到加法器776以便与由乘法器793产生的第二经Walsh覆盖的数据码元相加。结果被放在要被用作信号545的第二数据码元的缓冲器779中。该处理为了处理信号545的其它数据码元而被重复。
Walsh覆盖/组合块784-86接收正交相位数据码元701-03。在块784中，乘法器794用分配的Walsh码W0与数据码元761相乘。在块785中，乘法器795用分配的Walsh码W1与数据码元762相乘，该W1与乘法器794执行乘法的时间之间的延迟至少等于一个码片时间。在块786中，乘法器796用分配的Walsh码W2与数据码元763相乘，该W2与乘法器795执行乘法的时间之间的延迟至少等于一个码片时间。块784中经Walsh覆盖的数据码元比块785中的数据码元提前一个码片时间产生，并且比块786中的数据码元提前两个码片时间产生。由于块784中经Walsh覆盖的数据码元在块785中经Walsh覆盖的数据码元之前就绪，因此它被传递到加法器765从而与块785中产生的经Walsh覆盖的数据码元同时被相加。结果被存储在缓冲器768中。这里，缓冲器768保存由块784和785产生的第一数据码元的相加结果。相加结果比块786中产生经Walsh覆盖的数据码元的时间至少提前一个码片时间就绪。来自缓冲器768的相加结果被传递到加法器766从而与由乘法器796产生的经Walsh覆盖的数据码元相加。结果被放在缓冲器769中。这里，缓冲器769保存了与数据码元711-13相关的三条多信道第一正交相位经Walsh覆盖的相加数据码元的相加结果。来自缓冲器769的相加结果作为信号546的第一数据码元被继续传送。由于一个数据块可带有192个数据码元，因此为了产生信号546的经Walsh覆盖的相加数据码元而对于所有其它数据码元重复该处理。
当块785正在处理第一数据码元时，块784中帧数据的第二数据码元已被处理。结果，当块785正在处理第二数据码元时，块784已在缓冲器767中产生第二数据码元并将其传送以便与块785中产生的第二数据码元相加。同样，当块786正在处理第二数据码元时，经Walsh覆盖相加的第二数据码元就绪并被放在缓冲器768中，它将被传递到加法器766以便与由乘法器796产生的第二经Walsh覆盖的数据码元相加。结果被放在要被用作信号546的第二数据码元的缓冲器769中。
可以由集成的数字电路来执行块700的操作。用于数字电路操作的时钟周期的使用是众所周知的。这样，可在至少两个时钟周期内产生缓冲器779和769处的数据码元。一个时钟周期用于块791-96中的每次乘法，还有一个时钟周期用于加法器774-76和764-66中的每次加法操作。由于大多数数字电路也使用过采样的时钟频率，因此时钟频率可以是Walsh覆盖操作中所用的Walsh码片的码片速率的几倍。被组合的信号数量并不限于图7所示的三个信号。为三条信道描述的处理可以为所需数量的信道而重复。例如，块700的操作中可能涉及64条信道。
为了提高正向链路上发射信号的处理效率，可以修改块781-86的操作以包括诸如反馈720和721这样的反馈。例如，如果有多于三条要在正向链路上被组合的信道，则在为正向链路信号545和546组合所有信道之前可能为不同的信道重复使用块781-86。当每两个时钟周期在缓冲器779和769处产生一个码片时，关于三条信道的三个码片被处理。如果时钟周期是码片速率的16倍，则对处理总共24个码片可能重复八次该处理。由于已示出I信道的三个块781-83和Q信道的三个块784-86，因此一个码片时间内完成的处理可以为与21条附加信道相关的附加的21个码片而重复。因此，块781-86可被重复使用来处理与一个码片时间内的附加信道相关的数据码元。这样，三个块781-83可被用于总共24条信道的Walsh覆盖和相加以便在一个码片时间内产生信号545一个码片。反馈720被用来在每次运行到最高以便在加法器774处与最新到达的数据码元相加之后，反馈缓冲器779的结果。反馈处理被重复八次从而得到缓冲器779处的一个数据码元，它是所有24条信道的相加结果。当附加信道被添加时，RAM600产生与附加信道相关的数据码元。反馈721执行了类似的操作。反馈721被用来在每次运行到最高以便在加法器764处与最新到达的数据码元相加之后，反馈缓冲器769的结果。为了便于该处理，使用缓冲器722和723来收集可能在数据码元被发送到信号扩展器前构成它的码片。
上述优选实施例的描述使本领域的技术人员能制造或使用本发明。这些实施例的各种修改对于本领域的技术人员来说是显而易见的，这里定义的一般原理可以被应用于其它实施例中而不使用创造能力。因此，本发明并不限于这里示出的实施例，而要符合与这里揭示的原理和新颖特征一致的最宽泛的范围。
权利要求
1.通信系统中一种用于组合多个信道的Walsh覆盖和相加操作的方法，其中每条信道都有一组用于发送的数据，该方法的特征在于包括对与所述多个信道的第一信道相关的第一数据块的第一数据码元进行Walsh覆盖；对所述第一数据块的第二数据码元以及与所述多个信道的第二信道相关的第二数据块的第一数据码元进行Walsh覆盖；相加所述第一块的所述第一经Walsh覆盖的数据码元以及所述第二块的所述第一经Walsh覆盖的数据码元，以产生所述第一和第二信道的第一经Walsh覆盖并相加的数据码元；其中所述第二信道的所述第一数据码元的Walsh覆盖比所述第一数据块的所述第一数据码元的Walsh覆盖至少延迟一个码片时间。
2.如权利要求1所述的方法，其特征在于还包括基本上同时对所述第一数据块的第三数据码元以及所述第二数据块的第二数据码元进行Walsh覆盖；相加所述第一数据块的所述第二经Walsh覆盖的数据码元和所述第二经Walsh覆盖的数据码元，以产生所述第一和第二信道的第二经Walsh覆盖并相加的数据码元。
3.如权利要求1所述的方法，其特征在于，所述多个信道包括多于两条信道，还包括对与第三信道相关的第三数据块的第一数据码元进行Walsh覆盖；把所述第一经Walsh覆盖并相加的数据码元反馈到加法器来与所述第三数据块的所述经Walsh覆盖的第一数据码元相加，以产生所述第一、第二和第三信道的最终的第一经Walsh覆盖并相加的数据码元。
4.如权利要求1所述的方法，其特征在于，所述多个信道包括多于三条信道，还包括对与第三信道相关的第三数据块的第一数据码元进行Walsh覆盖；把所述经Walsh覆盖并相加的第一数据码元反馈到加法器来与所述第三数据块的所述第一经Walsh覆盖的数据码元相加，以产生所述第一、第二和第三信道的临时的最终第一经Walsh覆盖并相加的数据码元；对与第四信道相关的第四数据块的第一数据码元进行Walsh覆盖；相加所述第四数据块的所述第一数据码元和所述临时的最终第一经Walsh覆盖并相加的数据码元，以产生所述第一、第二、第三和第四信道的最终第一经Walsh覆盖并相加的数据码元；其中所述第四信道的所述第一数据码元的Walsh覆盖比所述第三数据块的所述第一数据码元的Walsh覆盖至少延迟一个码片时间。
5.通信系统中一种用于组合多条信道的Walsh覆盖和相加操作的方法，每条信道都有一个用于发送的数据块，该方法的特征在于包括对每个数据块的数据码元进行Walsh覆盖，其中来自每块的相应数据码元的Walsh覆盖互相延迟；在发生延迟的所述Walsh覆盖的同时相加每块的相应所述经Walsh覆盖的数据码元以产生经Walsh覆盖并相加的数据码元。
6.如权利要求5所述的方法，其特征在于还包括基本上同时读取每个数据块的相应数据码元以产生至少一个经Walsh覆盖并相加的数据码元。
7.如权利要求5所述的方法，其特征在于还包括当重复所述Walsh覆盖和相加来产生至少一个剩余的经Walsh覆盖并相加的数据码元时，缓冲用于随后的QPSK或BPSK扩展的至少一个经Walsh覆盖并相加的数据码元。
8.如权利要求5所述的方法，其特征在于，所述延迟基本上等于Walsh覆盖所用的Walsh码的至少一个码片延迟。
9.如权利要求5所述的方法，其特征在于还包括缓冲用于所述读取的所述数据块的相应数据码元。
10.通信系统中一种用于组合多条信道的Walsh覆盖和相加操作的装置，每条信道都有一个用于发送的数据块，该装置的特征在于包括第一乘法器，用于对与第一信道相关的第一数据块的第一数据码元进行Walsh覆盖；第二乘法器，用于对与第二信道相关的第二数据块的第一数据码元进行Walsh覆盖；加法器，用于相加所述第一块的所述第一经Walsh覆盖的数据码元以及所述第二块的所述第一经Walsh覆盖的数据码元，以产生第一经Walsh覆盖并相加的数据码元；其中所述第二乘法器中所述第二信道的所述第一数据码元的Walsh覆盖比所述第一乘法器中所述第一数据块的所述第一数据码元的Walsh覆盖至少延迟一个码片时间。
11.如权利要求10所述的装置，其中所述多条信道包括多于两条信道，其特征在于还包括其中所述第一乘法器执行与第三信道相关的第三数据块的第一数据码元的Walsh覆盖；反馈连接，用于把所述第一经Walsh覆盖并相加的数据码元反馈到加法器来与所述第三数据块的所述第一经Walsh覆盖的数据码元相加，以产生最终第一经Walsh覆盖并相加的数据码元。
12.通信系统中一种用于组合多条信道的Walsh覆盖和相加操作的装置，每条信道都有一个用于发送的数据块，该装置的特征在于包括用于对所述数据块的数据码元进行Walsh覆盖的多个乘法器，其中所述多个乘法器中来自每块的相应数据码元的Walsh覆盖互相延迟；多个加法器，用于相加每块的相应经Walsh覆盖的数据码元，以便在经延迟的Walsh覆盖发生的同时产生经Walsh覆盖并相加的数据码元。
13.如权利要求10所述的装置，其特征在于，所述第二乘法器中所述第二信道的所述第一数据码元的Walsh覆盖比所述第一乘法器中所述第一数据块的所述第一数据码元的Walsh覆盖至少基本上延迟一个码片时间。
全文摘要
提供了一种用于通信系统中信号的有效处理的方法和装置。用于发送信号的处理可包括以编码速率1/R对数据块进行编码。该编码为每块数据中的每个数据比特产生R个数据码元。RAM块(299，600)被分区成多个RAM块以允许同时读取来自多个RAM块的数据码元以便同时产生同相和正交相位数据码元。至少两个扰频器(306和307)被用来同时扰频同相和正交相位数据码元。后跟扰频器的Walsh覆盖/相加块(700)为来自通信系统的组合发送提供对信号的有效的Walsh覆盖和相加。
文档编号H04J13/04GK1541455SQ01819507
公开日2004年10月27日 申请日期2001年9月27日 优先权日2000年9月29日
发明者N·舍勒格尔, J·Y·赫特, N 舍勒格尔, 赫特 申请人:高通股份有限公司