专利名称：用于对基于帧的协议进行处理的方法和设备的制作方法
技术领域：
本发明涉及网络通信，尤其涉及在具有近似周期性开销的情况下，对一个基于帧或分组的协议进行处理。
背景技术：
为了适应不断增长的带宽需求，光连网已经变得更为普遍。两种公知类型的光网络是同步光纤网(SONET)和同步数字系列(SDH)。如Walter J.Goralski(“Goralski”)在“SONET”(第二版)第20-23页所记载，这类网络有时也称为宽带网络，即能够支持交互式多媒体应用的网络。由于SONET和SDH具有相似的帧开销结构，因此，为了清楚起见，说明书的剩余部分倾向于从使用SONET的同步光纤网的角度来进行公开。然而，本领域技术人员将会了解，本说明书同样适用于其它类型的同步光纤网，其中包括但不局限于SDH和其他基于帧的协议，所述协议具有近似周期性的帧，尤其是定长帧。
在SONET中，源网络节点经由网络链路来向目的地网络节点发送一个帧。在包含了多个同步传送信号(STS)等级的SONET体系中，每个帧都具有行和列。例如，与光载波(OC)等级1(OC-1)相对应的STS-1电平具有一个带有9行及90列的帧。为了清楚起见，说明书剩余部分倾向于从STS-1帧的角度进行公开。然而，本领域技术人员将会了解，本说明书同样适用于STS-N等级，其中N是一个符合SONET标准的整数。
STS-1帧是以每秒8,000帧的速率来发送的，由此产生了51.84兆比特/秒(Mbps)的数据速率。很明显，可以将这些帧串连起来，以便提供一个能够使用超过51.84Mbps的数据速率的封装(envelope)。每个帧都具有一个封装部分和一个开销部分。相对于开销部分而言，每个STS-1帧在帧的前三列发送段开销(SOH)和线路开销(LOH)。SOH和LOH的组合则称为传输开销(TOH)。帧内的另一种形式的开销包含在信息净荷区。这种开销称为通道开销(POH)。由于POH是作为同步净荷封装(SPE)的一部分来传播的，因此所述POH是在SONET通道终端设备上处理的。这样，SPE包含了用户数据和开销，也就是POH。而段开销和线路开销则终止于段和线路终端设备。
因此应该了解，开销耗费了大量信道空间，尤其是帧内信息空间。此外还应该理解，无论是否使用信道化或非信道化(“未信道化”)途径来传送多个STS-1，开销都是相对于N，也就是多个STS-1帧的等价物来进行线性递增的。例如，在诸如STS-3这样的信道化架构中，可以把所述架构示意性地看作是三个相互层叠的STS-1帧，与每秒处理一个STS-1帧相反，在这种架构中，每秒将会处理三个STS-1帧。在诸如超净荷(super payload)这样的非信道化架构中，可以把STS-1串连起来，以便形成STS-3c帧。而在以上任何一种架构中，处理开销都是相当大的。
迄今为止，已经使用了单独的逻辑块来支持用于开销中各个元素的各种功能。并且直接使用了用于处理各个字节的高度并行性。这种常规结构使用触发器来保存那些用于这种处理的信息。因此应该了解，将集成电路配置为实现用于处理各个开销元素或比特类型的单独逻辑块，所述集成电路将会产生很多晶体管或门电路。因此，用这种单独逻辑块构造的集成电路或微型芯片会用掉半导体晶片上的大量面积(“半导体晶片的不动产(real estate)”)。此外，更多门电路将会转化成更多的功耗。
因此，较为理想的是提供一种用于处理开销的设备，所述设备耗费较小的半导体晶片面积以及较低的功率。
发明内容
通过认定不需要立即处理帧内各个字节并且不需要立即处理某些活动，尤其是性能监视活动，从而引入了帧等待时间。因此，在具有帧等待时间的情况下，可以使用一种不同于触发器的存储器技术。尽管这种存储器技术具有比触发器更长的访问时间，但是与相同的触发器存储容量相比，这种存储器技术具有耗费更少功率和半导体晶片面积的优点。此外，通过对帧等待时间加以考虑，在某种程度上可以使用一种根据本发明的开销处理器来替换关联于单独逻辑块的并行性。通过使用那些用于处理开销的顺序指令，可以对这种开销处理器加以应用，而与现有技术的单独逻辑块相比，这种开销处理器使用了相对较小半导体晶片面积。
本发明的一个方面是一种用于在网络中处理开销信息的系统。更具体的说，本发明的一个方面是一种包含了地址生成器、存储器以及控制逻辑电路的开销处理器，并且所述开销处理器与一个发送和接收模块进行通信。
本发明的另一个方面是一种用于识别所要处理的开销的方法。更具体的说，在这里提供了一种开销处理系统并且对其进行了编程。对所述开销处理系统而言，对数值进行初始化，并且在开销处理系统的一个事件队列中检查事件。如果事件队列中存在一个事件，则确定事件类型。如果事件类型适合开销中的选定行，则对那些关于开销中的选定行的信息进行处理。
本发明的另一个方面是一种用于发送模块的复接端(addside)。并且本发明的另一个方面是一种用于接收模块的分接端(dropside)。
因此，可以通过参考附图中描述的实施例来得到实现和详细理解本发明的上述特征、优点和目的的方式，也就是上文简要概括的本发明的更具体的描述。
然而应该注意的是，附图只描述了本发明的典型实施例，由于本发明也允许其他同样有效的实施例，因此并未将其视为限制本发明的范围。
图1是描述网络的示范部分的框图，其中所述网络具有配置了根据本发明一个方面的一个或多个开销处理器系统的网络部件；图2是描述现有技术的SONET STS-1帧的示范部分的框图；图3是描述根据本发明一个方面的开销处理器系统实施例的示范部分的框图；图4是描述与根据本发明一个方面的外部处理器相耦合的开销处理器系统实施例的一部分的框图；图5是根据本发明一个方面的接收子模块的接收端实施例的示范部分的框图；图6是根据本发明一个方面的发送子模块的发送端实施例的示范部分的框图；图7是根据本发明一个方面的处理器控制逻辑电路(PCL)的实施例的示范部分的框图；图8是用于根据本发明一个方面的开销处理器的事件处理程序实施例的示范部分的流程图；图9是根据本发明一个方面的预定处理例程的一个实施例的示范部分的流程图；图10是描述根据本发明一个方面的性能监测器的一个实施例的示范部分的框图；以及图11是描述根据本发明一个方面的状态/中断模块的一个实施例的示范部分的框图。
具体实施例方式
参考图1，其中显示了一个描述网络10的示范部分的框图，所述网络10具有配置了根据本发明一个方面的开销处理器系统4的网络部件。用户驻地设备(CPE)11与光网络单元(ONU)12相耦合。而ONU则被用于将SONET光纤信号转换成例如经由铜线传输的电信号。ONU 12可以包括开销处理器系统4。CPE 19则包括PBX18、远程光纤终端(RFT)17R、数字业务单元(DSU)17D以及通信服务单元(CSU)17C。因此，CPE 19可用于商业使用，而CPE11则可用于家庭使用。有时也将RFT 17R称为数字环路载波(DLC)13。DLC 13和RFT 17R可以包括开销处理器系统4。DLC13和RFT 17R与终端复用器(TM)14相耦合。TM 14可以包含开销处理器系统4。由于帧的净荷区可以包含网际协议(IP)分组或ATM信元，因此TM 14可以与路由器23以及异步传输模式(ATM)交换机22相耦合。TM 14可以耦合到分插复用器(ADM)15。ADM 15则可以耦合到交换机22或是路由器23。ADM 15、路由器23以及交换机22可以包含开销处理器系统4。而ADM 15可以耦合到数字交叉连接系统(DCS)16。并且DCS 16可以包含开销处理器系统4。ADM 15可以耦合到分接-重复节点(D+R)24。而D+R 21可以包含开销处理器系统4。ADM 15可以经由信号再生器26以及匹配节点20而与ADM 15相耦合，其中所述再生器26以及匹配节点20都可以具有开销处理器系统4。此外，可以使用D+R 21以及ADM 15来形成环形结构27。
应该理解的是，网络10中示范性显示的网络部件可以通过多种传输类型连接到一起。出于说明目的，到达D+R 21的传输净荷24和25可以是不同的。因此，网络10可以使用多种传输净荷类型中的任何一种类型，其中尤其包括但不局限于DS-1、E-1、DS-1c、DS-2、E-3、DS-3、FDDI、DS-4na、DQDB、ATM信元、IP分组。尤其应该了解，本发明的一个方面包括对不同于SONET和SDH的协议进行处理，其中包括但并不局限于多媒体协议，例如活动图像专家组(MPEG)以及类似MPEG的流。从网络10看来，应该了解的是，开销处理器系统4可用于终止、监视或产生开销信息。此外，开销处理器系统4可被用于那些支持包含了一个或多个传输净荷类型的一个或多个协议的应用。开销处理器系统4可用于这样一种连接性，无论这种连接性是用于开销的终止、监视或产生，还是用于上述操作的任意组合。更为特别的是，开销处理器系统4可用于POH、LOH或SOH的终止、监视或产生中的任何一种操作，也可用于这些操作的任何组合。
参考图2，其中显示了一个描述现有技术的SONET STS-1帧30的示范部分的框图。如已知的那样，SONET STS-1帧30形成一个9行乘9列的矩阵，其中矩阵内部的每个单元都是一个字节。如上所述，帧30包括POH 35、SOH 39A以及LOH 39B。在SDH术语中，有时将SOH 39A称为“再生段”(RSOH)，并且有时在SDH术语中把LOH 39B称为“复用段”(MSOH)。此外，SDH术语中的“SOH”等价于SONET术语中的“TOH”。因此，为了避免混淆，应该使用TOH 39来指示帧的再生段和复用段。
POH 35位于净荷区32并且构成了SPE 33的一部分。SPE 33包含POH 35以及用户数据34。如示范性显示的那样，TOH 39和POH 35包含了网络通道上的SONET配置设备所使用的开销信息。
TOH 39包含了众所周知的开销字节字段。很明显，由于与级联相关的所有帧必须来源于同一设备，因此JO仅仅是在来源于一个设备或节点的第一个STS-1帧中定义的。而在STS-N的其他STS-1中，则是使用JO来进行扩充(ZO)。此外还应该了解，众所周知，TOH 39中的字节字段可以是未定义的。而且众所周知，可以使用TOH 39中的字节字段，也就是S1和M0或M1来进行扩充，而不是如图2所示。由于帧30是公知的，因此为了清楚起见，在这里省略了关于帧30的其他细节。
参考图3，其中显示的是描述根据本发明一个方面的开销处理器系统4的实施例的示范部分的框图。系统4包括开销处理器42、存储器和控制逻辑模块43以及接收/发送模块52。在某种程度上，接收/发送模块52使用部分地址总线47来向开销处理器42的地址生成器41提供信息。
存储器和控制逻辑模块43以及接收/发送模块52经由开销处理器输出总线48以及开销处理机输入总线49而与开销处理器42相耦合。在某种程度上，地址生成器41是基于接收到的调度事件信号来提供开销处理器42内部的地址的。由此将一个恰当的地址或矢量提供给对应于一个定时事件的开销处理器42。接收/发送模块52可以包含独立的接收子模块45以及发送子模块46这两个部分。配置寄存器51可以与中间总线50相耦合，以便提供保存的配置信息。应该了解的是，开销处理器系统4与外部处理器70分离。外部处理器70经由外部处理器接口总线60耦合到中间总线50。中间总线50部分用于那些往返于存储器和控制逻辑电路43、接收子模块45以及发送子模块46的通信。外部处理器70通常是一个微处理器，由于它是一个众所周知的常规部件，因此说明书中并未对外部处理器70进行不必要的详细公开。
如下所述，可以使用一个通用处理器执行固件来实现开销处理器42，例如微处理器或微代码引擎。如下文更详细描述的那样，通过使用开销处理器42来把开销数据保存在存储器中，以便进行处理。
基于帧的等待时间是使用这种架构来引入的。这个基于帧的等待时间意味着包含了一个帧或是帧的一部分的等待时间。尽管本发明是从基于帧的等待时间的角度来进行描述的，但对本领域技术人员而言，很明显，也可以使用基于分组的等待时间。虽然可以使用任何一种等待时间，但是为了清楚起见，本发明是从基于帧的等待时间的角度来进行描述的。应该理解的是，与每帧只处理一次相反，帧内的某些字节需要在帧内的多个字节进行处理，使之符合SONET或SDH标准。此外还应该了解，实际上必须即时处理某些字节，以便符合SONET或SDH标准。然而还应该理解，可以在一个基于帧的等待时间窗口内部对某些字节进行处理，尤其是涉及性能监视活动的字节。
参考图4，其中显示的是描述与根据本发明一个方面的外部处理器70相耦合的图3开销处理器系统4的一部分的框图。继续参考图4并且重新参考图3，开销处理器系统4包括接收/发送模块52。在这里将所述模块52描述为具有一个接收子模块45和一个发送子模块46。然而很明显，子模块45和46具有相似部件。为了清楚说明，在这里显示并描述了单独的接收子模块45和发送子模块46，以便叙述关于相应接收与发送功能和信号的说明。此外还应该理解，接收子模块45和发送子模块46包含了开销处理器系统4的一部分，所述系统可以部署在具有双工能力，尤其是全双工能力的网络中。因此，网络节点可以在同一时间收发信息，其中包括开销信息。
接收子模块45包括调度事件生成器61R、开销提取器63R以及实时逻辑电路64R。可选地，开销替换单元(overhead substitute)62R可以与接收子模块45包含在一起，这在本公开中是显然的。接收子模块45则被配置为部分接收信号66R、71R和72R，并且部分提供信号65R、67R、68R和69R。接收状态输入(RCV_STAT_IN)信号71R与接收状态输出(RCV_STAT_OUT)信号68R包含了状态信息，这些状态信息分别是从或向开销处理器系统4的接收子模块45提供的。尽管这种状态信息主要被用于性能监视，例如警报状况或是其它故障通知，但是也可以使用这种状态信息而在某种程度上产生开销信息。
接收数据输入(RCV_DATA_IN)信号72R与接收数据输出(RCV_DATA_OUT)信号69R分别包含了一个往返于接收子模块45的数据流。接收提取开销(RCV_EXT_OH)信号67R提供了一条单独路径，以便处理那些从信号72R中提取的开销。接收插入数据(RCV_INS_DATA)信号66R允许用户插入或替换开销数据。所替换的开销数据有可能会超出使用系统4所产生的开销数据。为了清楚起见，无论是否将任何数据重写到所述字节字段，所替换的开销都应表示插入字节字段的开销。接收插入时钟(RCV_INS_CLK)信号65R则提供一个就绪信号，以便将信号66R上的开销数据接收到接收子模块45。延续本实例，信号72R是一个SONET数据流，由此所述信号是从包含这个接收子模块45的网络节点以外的一个信源接收的。
发送子模块46包括调度事件生成器61T、开销替换单元62T以及实时逻辑电路64T。可选地，开销提取器63T可以包含在发送子模块46中，这在本公开中是显然的。发送(XMT)子模块46则配置为部分接收信号66T、71T和72T，并且部分提供信号65T、67T、68T和69T。延续本实例，信号69T是作为包含这种发送子模块46的网络节点外部的一个SONET流来发送的。
从功能上讲，接收子模块45被用于处理接收到的网络业务量，以便将其后续重传到另一个网络节点或者终止于这个包含所述接收子模块45的节点，并且从功能上讲，发送子模块46被用于处理节点始发网络业务量，以便将其分别发送到另一个网络节点。尽管信号72T可以包含用户插入开销，但对本领域技术人员而言，从本详细说明的角度来讲，很明显，信号72R比信号72T更有可能具有所要提取的开销。此外，对本领域技术人员而言，从本详细说明的角度来讲，很明显，信号69T比信号69R更有可能具有替换开销。因此，尽管在别处述及的其他功能在这里也同样适用，但是为了清楚起见，在这里依照子模块45和46的主要功能来对其进行描述。
存储器和控制逻辑电路43包括写入存储器53、读出存储器54、操作或工作存储器55、性能监测器56以及状态/中断逻辑电路57。写入存储器53、读出存储器54、操作存储器55以及一部分性能监测器56包含了存储器。存储器可以包括闪速存储器单元阵列、电可擦可编程只读存储器(EEPROM)单元、随机存取存储器(RAM)单元、锁存器、触发器以及配置为保存信息的同类已知电路。然而如上所述，与同等存储容量的触发器相比，RAM耗费较少功率以及晶片面积。更为特别的是，在这里可以使用具有单独写入和读取端口的双端口RAM或是多端口RAM。如下文更详细描述的那样，存储器与控制逻辑模块43部分接收捕获信号58，并且部分提供状态/中断输出信号。相对于中断生成器57而言，中断是“实时”进行的，也就是说，中断是在检测时设定的。同样，当外部处理器70禁止中断时，这种中断将被立即清除，以免发生系统冲突。
捕获信号58能够提取性能监测器56保存的性能数据。这种性能数据是在有规则的时间间隔中提取的，例如一秒一次，因此在这个实例中，每秒都会将信号58激活一次。由此可以提供或获取性能数据的一个快照(snapshot)。此外还应该了解，使用RAM来保存这种性能数据将易于减少功率和晶片面积耗费。
参考图5，其中显示了根据本发明一个方面的子模块45的接收端示范部分的框图。继续参考图5并且重新参考图2、3和4，其中描述了子模块45的这种接收端。
信号72的接收数据(RCV_DATA_IN)被提供到解扰器81。此外还将接收时钟(RCV_CLK)信号94和接收帧脉冲(RCV_FP)信号95提供给接收定时控制器(RTC)83。接收定时控制器83则为解扰器81、接收子模块80的提取器86、指针解释器84以及缓冲寄存器(elasticstore)85的第一部分产生定时信号。此外，接收定时控制器83是使用输入信号95的接收帧脉冲(framing pulse)来进行同步的。接收定时控制器83包括飞轮计数器(flywheel counter)73，以免收到用于保持同步的连续不断的帧脉冲。信号95是由上游逻辑电路以一种众所周知的方式来产生的，并且所述信号可以与一个串行比特流或并行数据流相关联。通常，逻辑电路被配置成检查一个正确的成帧模式，并且在发现正确模式的时候锁定到这种模式，由此提供指示符，例如信号95。
解扰器81接收对应于帧信息输入流的信号72R，其中包含了TOH 39、POH 35，如果存在的话，所述信号还包括用户数据34。信号72R在逻辑上以一种众所周知的方式排它地与一个帧同步多项式进行OR(XOR)操作。很明显，尽管向开销处理器42提供了A1、A2和JO/ZO，但在这个XOR操作中并未包含这些字节。来自解扰器81并通过处理信号72R与帧同步多项式而产生的输出提供到接收子模块80、指针解释器84以及缓冲存储器85，这些设备使用信号72R的解扰版本来从中获取开销。很明显，可以对接收子模块45进行配置，以使缓冲存储器85仅仅保存SPE 33，并且可以对接收子模块45进行划分，使之具有第一和第二部分或是分段，这样一来，一个SPE处于一个分段，而另一个SPE则处于另一个分段。
接收子模块80向开销处理器4提供一个接收端接口。接收定时控制器83提供了易于标识TOH 39的输入开销字节的定时信号。接收子模块80将这种输入TOH字节保存在存储器中，举例来说，所述存储器可以是操作存储器55或提取器86的独立存储器86M。并且可以使用RAM，尤其是多端口RAM来实现这种存储器55或86M，由此提供一个对接到开销处理器42的接口以及一个输出所捕获的开销字节的接口。调度事件生成器87向开销处理器42提供一个信号，以便向其告知已经接收到某些TOH字节并且准备处理这些字节。
相对于帧30而言，调度事件可以在不同位置提供。举例来说，可以在各个STS-N的九行开销段中每隔三行的位置提供调度事件，也就是说，选择那些将会在接收到输入SONET流的D3、D6和E2字节之后出现的调度事件。然而也可以使用与这些示范位置不同的位置。例如，可以将调度事件设定在接收所述调度事件的各行出现，由此可以实现将最小开销保存在两行中的存储器，即用于正在接收的开销行的存储器和用于正在处理的先前接收的开销行的存储器。同样，可以对调度事件加以设定，使之在接收到调度事件的各帧出现，由此可以实现用于等价于最小两个帧的开销的存储器，即用于正在接收的帧的存储器和用于正在处理的先前接收的帧的存储器。在这里描述的实施例中，尽管每隔三行都设定了调度事件，但是在这里描述的是用于一个帧的存储器，以使每个开销字节在读出存储器54中都具有一个专用位置。
比特交织奇偶(BIP)校验器88为字节B1和B2产生预期值。很明显，B1和B2是在各个字节上处理的，这样一来，由于速度方面的原因，提供了一个逻辑电路来处理各个字节的B1和B2；然而，涉及B1和B2的误差累积可以保存在存储器中，并且可以在各帧对其进行一次更新。开销处理器42则对这种期望值以及所提取的B1和B2值进行比较。在处理SONET流时，这种BIP值是由提取器86提取的。无论是否在硬件或固件中实施，都可以将XOR逻辑函数用于这种比较。
接收定时控制器83向指针解释器84提供指示符，所述指示符可以是启动信号，它指示的是正在接收H1和H2字节。由于指针解释器84的功能是众所周知的，因此不再对其进行不必要的详细说明。虽然开销处理器42可用于执行非时间紧迫(non-time critical)指针的解释功能，但是H1和H2都是时间紧迫的。因此，可以在这样一种硬件中完全实现指针解释器84，所述硬件简化了对时间紧迫字节以及其他公知状态指针之外诸如指针丢失(LOP)这类状态信号的处理。这种状态信号可被用于开销处理器42。此外还可以将状态信号从解释器84提供到开销处理器42以及指针/AIS生成器(PAG)82，从而对指针移动进行性能监视或是产生一个告警指示信号(AIS)。除了提供状态信号之外，指针解释器84还指示了各个输入SONET流中的J1字节的位置，更为特别的是，指针解释器84指示了将这类输入流中的哪些字节提供给缓冲存储器85的净荷。
缓冲存储器85可以作为集成FIFO填充等级中的先入先出(FIFO)缓冲器来实现。缓冲存储器85则被用于保存SPE 33。与接收定时控制器83关联的解释器84指示的是将哪些字节写入缓冲存储器85，这是因为这种字节可以响应于信号94而被时钟输出(clockinto)到缓冲存储器85。而对于SONET和SDH这类应用而言，字节与同步定时之间的关系是众所周知的。
响应于分接时钟(DRP_CLK)信号96，从缓冲存储器85中时钟输出(clock out)数据。分接定时控制器(DTC)89提供一个用于将数据读出缓冲存储器85的启动信号。分接定时控制器89可以使用分接帧脉冲(DRP_FP)信号97以及分接多帧脉冲(DRP_MFP)信号98来与背板时钟信号96同步，其中所述脉冲信号即为帧定位信号。分接定时控制器89使用飞轮计数器74来避免具有连续信号96和信号97的指示符或脉冲。借助于缓冲存储器85的FIFO填充等级以及用户可配置参数，可以对分接定时控制器89进行配置，以使指针生成器82强制进行指针递增或递减，从而避免出现FIFO超限运行或欠载运行的情况，其中可以经由总线50并使用外部微处理器接口总线60来对所述用户可配置参数进行编程。对一个帧而言，指针递增将会导致在直接跟随于H3之后的字节中，无法从缓冲存储器85中读出数据。并且对一个帧而言，指针递减将会使用数据来替换一个H3字节。所述递增和递减操作都是根据SONET和SDH标准来进行的。
总线50可以耦合到开销处理器系统4的子模块80、指针解释器84、缓冲存储器85以及指针/AIS生成器82，以便简化配置而不是操作。换句话说，外部处理器70可被用于配置开销处理器系统4，更具体的说，这种配置可以在操作开销处理器系统4的过程中得到执行。此外，外部处理器70可用于读取状态和性能监视寄存器56。
分接定时控制器89产生一个信号，以便在产生TOH 39的时候禁止从缓冲存储器85读取数据。此外还可以执行这个禁止信号，以便在指针递增或者递减操作中对SDH和SONET标准所定义的特殊条件进行处理。分接定时控制器89则为子模块90产生定时信号。
子模块90向开销处理器42提供一个用于POH 35的接收端接口。子模块90可以将这种开销数据保存在诸如操作存储器55或存储器91M这样的存储器中。如上所述，可以使用RAM，尤其是多端口RAM来实现操作存储器55或存储器91M。POH数据是由POH提取器91从缓冲存储器85提供的SPE 33中提取的。分接定时控制器89提供了用于标识那些从缓冲存储器85中读取的POH字节的定时信号。很明显，提取POH 35是在分接定时控制器89对缓冲存储器85重新定时之后进行的；然而，也可以在这种重新定时之前提取所述POH。换句话说，可以在缓冲存储器85前方放置一个POH提取器91，由此从偏离接收定时控制器83定时的用户数据中提取POH。
POH调度事件生成器92向开销处理器42提供一个信号，以便向其告知已经接收到POH字节并且准备处理这些字节。同样，可以将调度事件放在多个位置中的任何一个位置。然而，延续上述每隔三行的调度事件的实例，在接收到各个STS-N净荷帧的POH C2、H4以及N1字节之后，将会出现调度事件。
BIP校验器93产生一个预期的B3值。开销处理器42对从存储器保存的POH 35中提取的B3以及生成的B3值进行比较，以便检查错误。如上所述，这个操作是一个XOR处理，它可以在硬件或固件中实施。
指针/AIS生成器82被配置为格式化那些提供给分接端总线或开销处理器输入总线49的信息。生成器82的指针生成器部分检查那些从缓冲存储器85中读出的J1指示符偏移，并且检查从子模块80获取的H3字节。在下一个帧，这种偏移值将会加载到H1和H2字节字段。分接定时控制器89向生成器82提供一个信号，以便指示将要进行指针递增还是指针递减。举例来说，可以根据SONET标准来反转H1和H2中的现有指针。生成器82则被配置为除了因为指针递增或者递减而产生的移动之外，检查J1并未改变位置。如果检测到位置变化，则写入一个新的指针值和一个根据SONET和SDH标准启用的新数据标记(NDF)，其中所述新指针值并不是在帧内部对SPE位置所进行的递增和递减。可选地，生成器92可以形成一个H4从属复帧。在这种实施中，应该重建一个连续的H4，也就是一个双比特模式。
生成器82的AIS部分被配置成声明多个AIS下游中的一个。响应于开销数据的处理以及硬件状态比特的解释，例如信号丢失(LOS)、指针丢失(LOP)、缓冲存储器错误等等，开销处理器42可以产生一个声明AIS的判定。
继续参考图2-5并且附加参考图6来描述复接端，其中图6显示了根据本发明一个方面的子模块46的复接端示范部分的框图。发送定时控制器(TTC)102是使用发送帧脉冲(XMT_FP)信号103来进行同步的，其中所述信号即为帧定位信号。发送定时控制器102包括一个飞轮计数器115，从而避免必须具有始于信号103而作为同步指示符的连续帧脉冲。
缓冲存储器110与缓冲存储器85相似，它可以作为具有集成填充等级的FIFO缓存器来实现。SPE 33则写入到缓冲存储器110。ADD_PL信号114指示的是将哪些字节写入缓冲存储器110。ADD_PL信号114和ADD_C1J1V1信号113都是公知的背板信号。用户数据34和POH 35是在72T上提供的，此外还使用了ADD_CLK信号112来将这种数据时钟输入(clock in)到缓冲存储器110。响应于来自发送定时控制器102的一个启动信号，从缓冲存储器110中时钟输出数据。发送定时控制器102为扰频器101、子模块100以及指针生成器109提供定时信号。如上所述，通过在缓冲存储器110前方放置一个单独的POH提取器91，从而将POH 35存入存储器110，此前则可以分离出所述POH 35。
如上所述，指针生成器109对生成器82的指针生成器部分进行操作。并且如上所述，除了使用发送定时控制器102而不是分接定时控制器89来进行指针调整之外，指针生成器109还可用于递增或递减一个指针子模块100则被配置为插入用于输出流的数据开销字节，如果需要的话，所述模块100还产生AIS，此外，子模块100还计算并插入BIP字节。子模块100包含了TOH/POH替换单元105、TOH/POH事件生成器106，AIS生成器111以及B1/B2/B3 BIP生成器107。
TOH/POH替换单元105被用于将开销数据替换为帧。这种开销字节由开销处理器42产生，并且替换单元105将字节放在用于输出流的恰当位置。很明显，并非所有字节都要在各个帧上产生，并且并非所有字节类型都要由开销处理器42产生。通常，开销处理器在各帧产生的字节类型是J0/K1/K2/M1/J1/G1/N1。作为选择，可以经由在根据常规实践的硬件(未示出)中实现的外部串行流来获取数据通信信道D1-D3和D4-D12。对这种常规实践而言，作为选择或添加，可以并行获取数据通信信道D1-D2以及传号线信道E1和E2，并且将其作为外部开销信号66T来提供。F1/S1/C2/F2/F3/K3可以来源于外部处理器70。外部处理器70可以将关联于F1/S1/C2/F2/F3/K3的信息写入到写入存储器53，更为特别的是，开销处理器对以下参考图7来更详细描述的存储器123进行控制。然后，开销处理器42可以把F1/S1/C2/F2/F3/K3字节传送到替换单元105，每个帧或开销处理器则将F1/S1/C2/F2/F3/K3字节写入替换单元105的专用存储器105M。存储器105M可以是RAM、可重编程序的ROM、触发器、锁存器等等。然而，使用专用RAM 105M的实施将会减少半导体晶片面积方面的需要，并且将会减少功率损耗。
在外部处理器70发出请求时，通常是由AIS生成器111来声明AIS生成的。然而，由于诸如FIFO超限或负载运行条件这类事件，AIS的产生可以是自动的。如已知的那样，AIS的产生包括AIS-L(MS-AIS)模式、AIS-P(AU-AIS)模式以及根据SONET(SDH)标准进行的AIS-V(类似TU-AIS)模式。
TOH/POH调度事件生成器106向开销处理器提供一个信号，以便指示已经发送了一个开销字节并且需要在下一帧30产生开销字节。延续上述用于STS-N的开销中每隔三行就具有调度事件的实例，调度事件会出现在发送了各个净荷帧的C2、H4以及N1字节之后。
BIP生成器107产生B1、B2和B3的值。TOH/POH替换单元105把这种B1、B2和B3的值放置到输出数据流上的恰当字节字段。由于对流中各个字节实施XOR操作是相对B1来进行的，因此可以在硬件中执行BIP生成。并且可以使用上述帧等待时间来处理用于诊断目的的BIP恶化。
除了字节字段A1、A2和J0/Z0之外，根据SONET和SDH标准，扰频器101还使用一个帧同步多项式来对输出流进行XOR操作。由这个XOR操作产生的信号是作为信号69T来提供的，例如SONET或SDH配置比特流。来自缓冲存储器110的数据经由指针生成器109和子模块100而与扰频器101相耦合，以便提供信号69T，所述信号是部分响应于发送时钟(XMT_CLK)信号104并使用定时发送控制器102来进行时钟输出的。
参考图7，其中显示的是根据本发明一个方面的处理器控制逻辑电路(PCL)120的示范部分的框图。PCL 120可以形成图3所示的开销处理器42的一部分。PCL 120包括事件调度器(ES)121、程序计数器和逻辑电路(PCAL)122以及控制存储器123。PCAL 122是一个可以有条件承载的计数器或序列生成器，其中可以包括一个或多个运算逻辑单元(ALU)。尽管可以使用更少或更多的ALU，但是作为实例，在这里将PCAL 122示范性地显示为包含两个ALU42A和42B。当开销处理器42处于空闲状态，也就是并未执行指令的时候，PCAL 122借助提示信号124来激励ES 121，并且等待ES121提供一个向量地址125。当PCAL 122接收到这种地址125时，由于正在服务于一个调度事件，因此将会退出空闲状态。
借助于以PCAL控制(PC_CTRL)信号126为形式的固件指令，控制存储器123提供的下一个地址(NXT_ADDR)信号127可以是当前地址的递增，也可以是从PCAL122提供到控制存储器123的地址信号125的一个新地址，其中固件指令可以保存在磁盘、RAM、闪存、ROM等控制存储器123中。寻址信号130指示的是放在地址总线上的信号。对于是否应该加载新地址或者递增当前地址的判定则可以基于一个条件表达式以及处理器循环结果。PCAL 122不但为总线48提供地址信号131，而且还提供了控制信号128和129。信号131指示的是一个用于从或向存储器中读取或写入信息的地址，而信号128和129则是用于读写这种信息的控制信号。此外，为了寻址而从存储器123提供的微指令或固件指令是在PCAL控制信号126上提供的。
参考图8，其中显示了用于根据本发明一个方面的开销处理器42(如图3所示)的事件处理程序150的示范部分的流程图。程序150可以被配置为微代码并且保存在存储器中，以便操作开销处理器42(如图3所示)。程序150在步骤151开始进行，并且在步骤152中对数值进行初始化。所述值可以包括性能监视计数、重复计数等等。在步骤153，对一个事件队列进行检查，其中，在与ES 121相关联的情况下，所述队列可以保存在一个存储器中，也可以存入ES121的存储器121M(如图7所示)。在步骤154，确定队列中是否存在任何将要处理的事件。如果没有这种事件，则步骤154返回到步骤153，以便再次进行检查。因此应该理解，程序150可以连续运行，以便检查所要调度的事件。
在步骤154，如果存在一个调度事件，则分别使用一系列确定步骤155、156和157来判定所述事件是否为类型1、2或3。如果这个事件是类型1、2或3，那么检测事件的相应步骤155、156或157将会启动一个处理相关开销的相应的预定子程序158、159或160。延续上述实例，事件1相当于处理从帧30的行1-3中选出的开销，也就是一部分SOH 39A字节；事件2和3则相当于处理那些分别从帧30的行4-6及7-9中选出的开销，也就是LOH 39B字节的相应部分。因此可以了解，这些行已经由图3的开销处理器系统4所接收。很明显，行1-3、4-6以及7-9分别与事件类型1、2或3相对应，但这仅仅是出于说明的目的，也可以根据本发明的一个方面来使用如上所述的行和事件的其他组合。
当预定子程序158、159或者160分别处理了对应于事件类型的开销之后，程序150返回步骤153，以便检查另一个将要处理的事件。然而，如果在步骤154中检测到的事件不是步骤155、156和157中检查的任何一种事件类型，则在步骤161丢弃这种事件，程序150将返回步骤153，以便检查另一个将要处理的事件。
参考图9，其中显示了根据本发明一个方面的预定处理子程序158的示范部分的流程图。延续上述实例，出于说明目的，在步骤162开始处理行1-3中的开销。在步骤163，对JO开销进行处理。在步骤164，对B1开销进行处理。在步骤165，对F1开销进行处理。在步骤166，对D1、D2和D3开销进行处理。在步骤167，例程158返回程序150，例如返回到步骤153。预定处理子程序159被用于处理开销字节B2、K1、K2、D4、D5、D6，而预定处理子程序160则用于处理来自字节D7、D8、D9、D10、D11、D12、S1、M0/M1、E2的开销。因此，与子程序158一样，子程序159和160也可以分离出程序150，然后则返回程序150。
图8和9仅仅是为了处理TOH而被描述的。然而，可以使用一种相似方式来处理POH。再次延续上述实例，出于说明目的，在事件1中，行1-3被用于处理字节J1、B3、C2，在事件2，行4-6被用于处理字节G1、F2、H4，在事件3，行7-9被用于处理字节F3/Z3、K3/Z4、N1/Z5。
参考图10，其中显示了根据本发明一个方面的性能监测器56的实施例的示范部分的框图。性能监测器56包括地址控制器184、复位引擎185以及数据控制器186。可选地，性能监测器包括独立的存储器181；然而也可以使用先前描述的其他存储器，例如操作存储器55。存储器181可以使用RAM来实现，尤其可以使用单端口RAM来实现存储器181。然而，为了清楚起见，在这里将性能监测器56描述为具有一个单独存储器181，所述存储器具有三个保留的地址空间或是三个存储器181A、181B和181C。继续参考图10并且附加参考图3和4，在这里描述了性能监测器56的操作。来自开销处理器42的开销和地址信息分别经由总线48提供到数据控制器186和地址控制器184。作为实例，如果开销处理器42对用于这个开销的性能信息进行更新，则使用这种地址信息以及地址控制器184来从一个有效性能监视状态存储器中检索与此开销相关的先前保存的计数，其中所述存储器可以是存储器181A。通过使用数据控制器186，检索得到的这个计数是使用了接收并回写到存储器181A中的开销的增量。由此可以在存储器181中保存并更新性能状态。此外，如果开销处理器42请求性能信息，例如上述递增的计数结果，则有可能经由总线49而将其提供给开销处理器42。
然而，为了保持性能状态的当前值，同时允许用户访问这种信息，在接收到捕获信号58的时候，诸如存储器181A这样的存储器的内容将被写入另一个存储器，例如存储器181B。因此，现在使用存储器181B来累积开销处理性能监视信息，举例来说，存储器181A是用户可以使用外部处理器70并经由总线50来进行访问的性能监视累积的一个快照。而诸如存储器181C这样的第三存储器则是基于从复位引擎185到数据控制器186、之后到达这个存储器的指令来加以清除的。并且可以将存储器181A保持在一种预定状态，举例来说，所述状态可以是由使用地址控制器184而被寻址的数据控制器186写入到存储器181A的全1或全0，由此准备复制存储器内容，以便对存储器181B进行上述性能监视。因此，通过使用所描述的三个存储器而将其中一个存储器保持在一种直接可以用于复制数据的状态，由此保持实时性能监视，同时还考虑到了在开销处理器系统4进行操作的时候，用户对性能数据所进行的访问。
参考图11，其中显示了根据本发明一个方面的状态/中断模块的示范部分的框图。状态/中断模块57包括状态和中断写入解码器190、多个寄存器191、状态和中断读取复用器192以及状态和中断输出选择复用器193。继续参考图11并且重新参考图3和4，在这里描述了状态/中断模块57。来自开销处理器42的数据经由总线48而被接收到写入解码器190。解码器190对此输入数据进行解码，并将解码数据提供给寄存器191。寄存器191包含1到N个寄存器，以便处理一个宽为N比特的数据或是一个长度为N比特的字，其中N是一个整数。尽管示范性地显示了寄存器，但是也可以使用其他电路来临时保持一个比特，例如触发器、锁存器等等。状态/中断信息是从寄存器191提供到状态和中断读取复用器192的，并且还将所述信息提供给状态和中断输出选择复用器193。而复用器192则被用于选择状态和中断信息，以便在总线50为外部处理器70提供作为信号的状态和中断信息，并且在总线49为开销处理器42提供信息。复用器193被用于选择状态和中断信息，以便将其作为状态/中断输出信号59来提供。尽管示范性显示了复用器192和193，但是也可以使用逻辑树或其他选择电路。
因此，应该理解的是，在这里已经描述了SDH或SONET开销处理系统。这种系统服从SDH和SONET标准并且引入了附加的用户特征。此外，虽然并不希望受到理论的约束，但是可以预见，根据本发明各个方面的开销处理器系统将会节省30～60％的半导体晶片面积以及大约30～50％的功耗。
虽然上文针对的是本发明的优选实施例，但是可以在不脱离本发明范围的情况下设计出本发明的其他和更进一步的实施例，并且本发明的范围是由下列权利要求来限定的。
权利要求
1.一种用于处理网络中的开销信息的系统，所述系统包括一个开销处理器；一个与开销处理器进行通信的地址生成器；与开销处理器进行通信的存储器；与开销处理器进行通信的控制逻辑电路；以及与开销处理器进行通信的发送和接收模块。
2.权利要求1的系统，还包括一个耦合到开销处理器的外部处理器。
3.权利要求1的系统，其中发送和接收模块包括一个事件生成器、一个开销替换单元、一个开销提取器以及一个实时逻辑电路。
4.权利要求1的系统，还包括耦合到开销处理器的配置寄存器。
5.权利要求1的系统，其中发送和接收模块包括一个发送子模块和一个接收子模块。
6.权利要求5的系统，其中每个发送模块和接收模块包括一个事件生成器、一个开销替换单元、一个开销提取器以及一个实时逻辑电路。
7.权利要求1的系统，其中控制逻辑电路包括一个性能监视器模块和一个状态/中断模块。
8.权利要求1的系统，其中所述系统部署在一个光网络单元中。
9.权利要求1的系统，其中所述系统部署在一个数字环路载波中。
10.权利要求1的系统，其中所述系统部署在一个远程光纤终端中。
11.权利要求1的系统，其中所述系统部署在一个终端复用器中。
12.权利要求1的系统，其中所述系统部署在一个路由器中。
13.权利要求1的系统，其中所述系统部署在一个异步传输模式交换机中。
14.权利要求1的系统，其中所述系统部署在一个分插复用器中。
15.权利要求1的系统，其中所述系统部署在一个数字交叉连接系统中。
16.权利要求1的系统，其中所述系统部署在一个分接-重复节点中。
17.权利要求1的系统，其中所述系统部署在一个信号再生器中。
18.权利要求1的系统，其中所述系统部署在一个匹配节点中。
19.权利要求1的系统，其中所述存储器包括一个写入存储部分，一个读取存储部分以及一个操作存储部分。
20.一种用于发送或接收模块的分接端的设备，包括一个解扰器，所述解扰器被配置成接收一个数据信号，并且从中划分出一个第一部分开销信息和一个净荷封装，所述净荷封装包括一个第二部分开销信息和数据；一个耦合到解扰器并且配置为提供第一定时信号的第一定时控制器；一个第一子模块，包括第一开销提取器，一个第一开销事件生成器和一个第一校验器，第一子模块耦合到第一定时控制器和解扰器，第一子模块则配置成接收第一部分开销信息，以便产生用于检查所接收的第一部分开销信息中的一部分信息的第一校验值，并且产生一个指示接收到第一部分开销信息的第一事件信号；一个耦合到第一定时控制器和解扰器的指针解释器；一个耦合到第一定时控制器和解扰器来接收净荷封装的缓冲存储器；一个耦合到缓冲存储器并且配置成接收第二定时信号的第二定时控制器；以及一个第二子模块，包括一个第二开销提取器，一个第二开销事件生成器以及一个第二校验器，第二子模块耦合到缓冲存储器以及第二定时控制器，第二子模块被配置成接收第二部分开销信息，以便产生用于检查所接收的第二部分开销信息中的一部分信息的第二校验值，并且产生一个指示接收到第二部分开销信息的第二事件信号。
21.权利要求20的设备，还包括一个耦合到缓冲存储器以及第二定时控制器的指针生成器。
22.权利要求21的设备，还包括一个耦合到缓冲存储器和第二定时控制器的告警指示信号生成器。
23.权利要求20的设备，其中第一部分开销信息包括传送开销信息。
24.权利要求23的设备，其中第二部分开销信息包括通道开销信息。
25.权利要求20的设备，其中第一开销提取器和第二开销提取器各自都包含存储器。
26.权利要求20的设备，其中第一定时控制器和第二定时控制器各自包含一个飞轮计数器。
27.权利要求20的设备，其中第一部分开销信息和第二部分开销信息处于一个同步数字系列结构中。
28.权利要求20的设备，其中第一部分开销信息和第二部分开销信息处于同步光网络结构中。
29.权利要求20的设备，其中第一事件信号是在开销中每隔三行的位置提供的。
30.权利要求20的设备，其中第一事件信号是为开销中的各行提供的。
31.权利要求20的设备，其中第一事件信号是为各个帧提供的。
32.一种用于发送或接收模块的复接端的设备，包括定时控制器；耦合到定时控制器的缓冲存储器；耦合到缓冲存储器和定时控制器的指针生成器；一个耦合到指针生成器和定时控制器的子模块，所述子模块包括一个开销替换单元，一个开销事件生成器，一个告警指示信号生成器以及一个校验器，所述子模块被配置成插入用于输出流的所生成的开销、产生告警信号、计算并插入输出流中的奇偶比特，并且产生一个事件信号来指示已经发送了输出流；以及一个耦合到子模块、缓冲存储器以及定时控制器的扰频器，所述扰频器被配置成接收输出流、净荷封装以及基于帧的定时信号，以便提供一个帧同步数据信号，所述帧同步数据信号包括数据和开销。
33.一种用于调度所要处理的开销的方法，包括提供一个开销处理系统；对开销处理系统进行编程，以便初始化数值；检查事件序列；如果事件队列中存在一个事件，则确定事件类型；以及如果事件类型是用于开销中的选定行的，则对用于开销中的选定行的信息进行处理。
全文摘要
本发明描述了一种用于开销处理系统的方法和设备。更为特别的是，将帧等待时间与开销处理系统结合使用，以便处理时间紧迫性较小的开销。与使用触发器等设备而以一种时间紧迫的方式处理所有开销相比，这种系统使用了较少的半导体晶片面积并且耗费较少的功率。
文档编号H04J3/16GK1550079SQ01823380
公开日2004年11月24日 申请日期2001年7月31日 优先权日2001年5月21日
发明者奥拉斯特·巴兹尔·瓦雷拉斯, 巴里·卡祖托·塔苏吉, 卡祖托 塔苏吉, 奥拉斯特 巴兹尔 瓦雷拉斯 申请人:英特尔公司