专利名称：更新路由高速缓存的方法
技术领域：
本发明系有关于一种更新路由高速缓存(routing cache)的方法，其为LFU(least frequently used)算法的具体实行方案，借此增加路由高速缓存的利用率及稳定度，并增加路由高速缓存的效能，以加快网络设备寻址的速度。
背景技术：
路由高速缓存中有一固定数目(假设此固定数目为n)的储存单元，该固定数目也称为该路由高速缓存的大小(cache size)，而每个储存单元可用于储存一笔路由数据。当一笔新的路由数据进入路由高速缓存时，该路由高速缓存会从尚未储存路由数据，亦即可用(available)的储存单元中，选择一个储存单元用以储存这一笔新的路由数据。而随着新的路由数据持续地出现，路由高速缓存中可用的储存单元数目将随之渐次减少。因此，路由高速缓存必须采用一个更新路由高速缓存的算法，适时地选择部分储存单元，并删除所选择储存单元中储存的路由数据，以使这些储存单元成为可用的储存单元，进而使新的路由数据能为该路由高速缓存所储存。最常用被采用的路由高速缓存更新算法包括先进先出(first-in-first-out，下简称FIFO)、随机(random)、最久不使用(least-recently-used，下简称LRU)、以及最不常使用(least-frequently-used，下简称LFU)等。
FIFO算法为当已储存路由数据的储存单元的数目等于路由高速缓存的大小时，取代第一笔存入储存单元中的路由数据。随机算法为当已储存路由数据的储存单元的数目等于路由高速缓存的大小时，随机取代一笔存入储存单元中的路由数据。LRU算法为当已储存路由数据的储存单元的数目等于路由高速缓存的大小时，取代储存于储存单元中最久不曾被参考(referred)到的路由数据。而LFU算法为当已储存路由数据的储存单元的数目等于路由高速缓存的大小时，取代储存于储存单元中最不常被参考到的路由数据。
参阅图1，图1为公知在路由高速缓存中实现LFU算法的流程图。为了实现LFU算法，必须先在路由高速缓存的每个储存单元中配置计数缓存器(此步骤并未在图中显示)。当对路由高速缓存查询某笔路由数据时开始流程(步骤S101)，先查询该笔路由数据是否已储存在路由高速缓存内(步骤S102)。如果该笔路由数据已储存在路由高速缓存内，则取得该笔路由数据并增加其对应计数缓存器的值(步骤S103)，最后结束流程(步骤S104)。如果该笔路由数据尚未储存于路由高速缓存内，则检查路由高速缓存是否有可用的(available)储存单元(步骤S105)。若路由高速缓存有可用的储存单元，则选择一可用的储存单元以储存所查询的路由数据，且归零该储存单元所对应的计数缓存器并开始计数，亦即初始化该储存单元所对应的计数缓存器(步骤S108)，最后结束流程(步骤S104)。若路由高速缓存没有可用的储存单元，则对所有储存单元所对应的计数缓存器的值进行排序，以选出拥有最小值的储存单元(步骤S106)，并在删除该储存单元中所储存的路由数据(步骤S107)后，于该储存单元中储存所查询的路由数据，且初始化该储存单元所对应的计数缓存器(步骤S108)，最后结束流程(步骤S104)。
由于在LFU算法中选择并加以取代的路由数据是最不常被参考到的，因此使用LFU算法的路由高速缓存应具有较佳的效能(和上述FIFO、随机、及LRU算法相比)。但为实现LFU算法，必须在路由高速缓存中配置计数缓存器及加入排序机制。然而排序机制的复杂度高且耗费时间，增加了路由高速缓存的成本且降低了其运作速度，因此LFU算法很少被采用在路由高速缓存的实作中。
发明内容
有鉴于此，本发明的主要目的在于提出一种更新路由高速缓存的方法，其为LFU算法的具体实行方案，借此增加路由高速缓存的利用率及稳定度，并增加路由高速缓存的效能，以加快网络设备寻址的速度。
为达成上述目的，本发明提供一种更新路由高速缓存的方法，用于一具多个储存单元的路由高速缓存。上述多个储存单元用于储存多笔路由数据，且每个储存单元拥有一个计数缓存器，并于储存单元内所储存的路由数据被参考到时，增加所对应的计数缓存器的值。该方法包括下列步骤首先，于一检查周期减少上述储存单元对应的计数缓存器的值；接着，将上述减少后的计数缓存器的值与一门限值比较；最后，当上述减少后的计数缓存器的值小于或等于该门限值时，将该计数缓存器所对应的储存单元转换为可用的储存单元。
另外，于该检查周期减少上述储存单元对应的计数缓存器的值的步骤，是在该检查周期将上述储存单元对应的计数缓存器的值减去一固定值或者除以一固定值。
配合上述更新路由高速缓存的方法，本发明另外提出一种用于路由高速的芯片，其包括一路由高速缓存，其包括多个储存单元，用以储存多笔路由数据，且每个储存单元中含有一个计数缓存器；以及至少一个管理单元，其耦接至上述储存单元，于储存单元内所储存的路由数据被参考到时，增加所对应的计数缓存器的值，并于一检查周期减少上述储存单元中的计数缓存器的值，且将上述减少后的计数缓存器的值与一门限值比较，当上述减少后的计数缓存器的值小于或等于该门限值时，删除该计数缓存器所对应的储存单元中所储存的路由数据，以将此储存单元转换为可用的储存单元。
另外，上述管理单元于该检查周期减少上述储存单元中的计数缓存器的值的方法为将上述储存单元中计数缓存器的值减去一固定值或者除以一固定值。
图1表示公知在路由高速缓存中实现LFU算法的流程图；图2a表示本发明第一实施例中更新路由高速缓存的方法的流程图；图2b表示不同大小的路由高速缓存利用图2a的流程达成的效能的比较图；图3表示包含使用图2a的流程的路由高速缓存的芯片的方框图；图4a表示本发明第二实施例中更新路由高速缓存的方法的流程图；图4b表示不同大小的路由高速缓存利用图4a的流程达成的效能的比较图；图5表示包含使用图4a的流程的路由高速缓存芯片的方框图；图6a表示本发明第三实施例中更新路由高速缓存的方法的流程图；图6b表示不同大小的路由高速缓存利用图6a的流程达成的效能的比较图；图7表示包含使用图6a的流程的路由高速缓存的芯片的方框图；图8为仿真不同大小的路由高速缓存利用FIFO算法、随机算法及LRU算法所达成的效能曲线图。
300、500用于路由高速的芯片；310、510路由高速缓存；320、520管理单元；312l～312n、512l～512n储存单元；314l～314n、514l～514n计数缓存器；530重设组件。
具体实施例方式
本发明所揭露的路由高速缓存，主要用于网络设备的路由技术中，非用于一般计算机技术，所以称作路由高速缓存(routing cache)，以有别于一般高速缓存(memory cache)。另外，本发明的更新路由高速缓存的方法为LFU(least frequently used)算法的具体实行方案。以下配合图标，详细说明本发明的实施例。
图2a表示本发明第一实施例中更新路由高速缓存的方法的流程图。首先，为路由高速缓存中的每个储存单元配置一计数缓存器(步骤S201)。接着，路由高速缓存判断是否接收到一路由查询(步骤S202)，如果没有收到路由查询则重复此步骤S202。而当路由高速缓存接收到一路由查询时，先查询该笔路由数据是否已储存在路由高速缓存内(步骤S203)。如果该笔路由数据已储存在路由高速缓存内，则取得并响应该笔路由数据，且增加其对应的计数缓存器的值(步骤S204)，最后回到步骤S202～路由高速缓存判断是否接收到路由查询。如果该笔路由数据尚未储存于路由高速缓存中，则响应无该笔路由数据，并检查路由高速缓存中是否有可用的(available)储存单元(步骤S205)。若路由高速缓存中有可用的储存单元，则选择一可用的储存单元以储存所查询的路由数据，并归零该储存单元所对应的计数缓存器以重新开始计数，亦即初始化该储存单元所对应的计数缓存器(步骤S206)，最后回到步骤S202～路由高速缓存判断是否接收到路由查询。
在步骤S201之后，于路由高速缓存判断是否接收到路由查询的同时(步骤S202)，路由高速缓存会于一检查周期对已使用的储存单元的计数缓存器的值减去一固定值(步骤S212)。上述的固定值与上述的检查周期的选择受上述的储存单元数目，亦即路由高速缓存的大小(cache size)所影响，储存单元数目越多，则此检查周期越大，而此固定值越小(参考图2b)。此外，此固定值与此检查周期可经由一管理单元调整，以增加该路由高速缓存的效能。
接着，检查上述减少后的计数缓存器的值是否大于一门限值(步骤S213)。为了简化路由高速缓存的设计，通常会选择此门限值为零。若上述减少后的计数缓存器的值小于或等于该门限值，则将该计数缓存器所对应的储存单元转换为可用的储存单元(步骤S214)，最后重复步骤S212。若上述减少后的计数缓存器的值大于该门限值，则该储存单元无需特别处理，直接重复步骤S212。
在上述流程中可以发现，在步骤S201之后，流程分成二个部份第一部份为路由高速缓存处理路由查询并储存新增路由数据的流程(步骤S202～S206)，第二部份则为路由高速缓存寻找储存着不常被参考到的路由数据的储存单元，并将之转换为可用的储存单元的流程(步骤S212～S214)。
图2b表示不同大小的路由高速缓存，利用图2a的流程，但采用一固定检查周期，所达成的效能的比较图。该图中横轴表示图2a的步骤S212中减去的固定值的大小，其值从20到215；纵轴表示当路由高速缓存收到一笔路由查询后，在其内部的储存单元中找到该笔路由数据的机率，其值用百分比表示，而其值越大表示该路由高速缓存的效能越好。曲线21～29为在图2a的步骤S212中的检查周期为1秒的情况下，进行仿真所获得的结果曲线，其分别代表路由高速缓存内部的储存单元数为8192、4096、2048、1024、512、256、128、64以及32。如图所示，不同大小的路由高速缓存所能达成的效能有所不同，储存单元数越多的路由高速缓存，所能达成的效能越好。进一步比较图中不同大小的路由高速缓存达到最佳效能时(参考图中的点A1～A9)所减去固定值大小，可以发现储存单元数越多的路由高速缓存，应选用较小的减去固定值，以达到较好的效能；反之，储存单元数越少的路由高速缓存，应选用较大的减去固定值，以达到较好的效能。
图3表示包含使用图2a的流程的路由高速缓存的芯片的方框图。用于路由高速的芯片300包括路由高速缓存310以及管理单元320。路由高速缓存310包括多个储存单元312l～312n，用以储存多笔路由数据(图中未显示)，且储存单元312l～312n中分别含有计数缓存器314l～314n。管理单元320耦接至储存单元312l～312n，于每一次储存单元312l～312n所储存的路由数据被参考到时，增加所对应的计数缓存器314l～314n的值；此外，并于一检查周期t，将计数缓存器314l～314n的值分别减去一固定值k后存回，并将上述减少后的计数缓存器的值与零比较，当上述减少后的计数缓存器的值小于或等于零时，删除该计数缓存器所对应的储存单元中所储存的路由数据，以将此储存单元转换为可用的储存单元。该固定值k及该检查周期t由管理单元320根据储存单元312的数目，亦即n值的大小选择，n值越大，则该检查周期t越大，而该固定值k越小。此外，该固定值k及该检查周期t可经由管理单元320控制，视需求调整该固定值k及该检查周期t，而使路由高速缓存达到更佳的效能。
图4a表示本发明第二实施例中更新路由高速缓存的方法的流程图。首先，为路由高速缓存中的每个储存单元配置一计数缓存器(步骤S401)。接着，路由高速缓存判断是否接收到一路由查询(步骤S402)，如果没有收到路由查询则重复此步骤S402。而当路由高速缓存接收到一路由查询时，先查询该笔路由数据是否已储存在路由高速缓存内(步骤S403)。如果该笔路由数据已储存在路由高速缓存内，则取得并响应该笔路由数据，且增加其对应的计数缓存器的值(步骤S404)，最后回到步骤S402～路由高速缓存判断是否接收到路由查询。如果该笔路由数据尚未储存于路由高速缓存中，则响应无该笔路由数据，并检查路由高速缓存中是否有可用的(available)储存单元(步骤S405)。若路由高速缓存中有可用的储存单元，则选择一可用的储存单元以储存所查询的路由数据，并归零该储存单元所对应的计数缓存器以重新开始计数，亦即初始化该储存单元所对应的计数缓存器(步骤S406)，最后回到步骤S402～路由高速缓存判断是否接收到路由查询。
在步骤S401之后，于路由高速缓存判断是否接收到路由查询的同时(步骤S402)，路由高速缓存会于一检查周期对已使用的储存单元的计数缓存器的值除以一固定值(步骤S412)。上述的固定值与上述的检查周期的选择受上述的储存单元数目，亦即路由高速缓存的大小(cache size)所影响，储存单元数目越多，则此检查周期越大，而此固定值越小(参考图4b)。此外，此固定值与此检查周期可经由一管理单元调整，以增加该路由高速缓存的效能。
由于技术与经费的考量，计数缓存器通常采用二进制的存储元件，因此，在步骤S412中，若该固定值为一以2为底的整数，则该对计数缓存器的值除以一固定值的动作，仅需采用右位移电路(right-shift logic)，亦即将计数缓存器的内容右移一固定数目的位即可达成，所以在实作上，将计数缓存器的值除以一固定值的动作会比在第一实施例中减去一固定值的动作较为容易实践。
接着，检查上述减少后的计数缓存器的值是否大于一门限值(步骤S413)。为了简化路由高速缓存的设计，通常会选择此门限值为零。若上述减少后的计数缓存器的值小于或等于该门限值，则将该计数缓存器所对应的储存单元转换为可用的储存单元(步骤S414)，最后重复步骤S412。若上述减少后的计数缓存器的值大于该门限值，则该储存单元无需特别处理，直接重复步骤S412。
在上述流程中可以发现，在步骤S401之后，流程分成二个部份第一部份为路由高速缓存处理路由查询并储存新增路由数据的流程(步骤S402～S406)，第二部份则为路由高速缓存寻找储存着不常被参考到的路由数据的储存单元，并将之转换为可用的储存单元的流程(步骤S412～S414)。
图4b表示不同大小的路由高速缓存，利用图4a的流程，但采用一固定检查周期，所达成的效能的比较图。该图中横轴表示图4a的步骤S412中右移的位数，其值从1到15，分别表示把计数缓存器的值除以21到215；纵轴表示当路由高速缓存收到一笔路由查询后，在其内部的储存单元中找到该笔路由数据的机率，其值用百分比表示，而其值越大表示该路由高速缓存的效能越好。曲线41～49为在图4a的步骤S412中的检查周期为1秒的情况下，进行仿真所获得的结果曲线，其分别代表路由高速缓存内部的储存单元数为8192、4096、2048、1024、512、256、128、64以及32。如图所示，不同大小的路由高速缓存所能达成的效能有所不同，储存单元数越多的路由高速缓存，所能达成的效能越好。进一步比较图中不同大小的路由高速缓存达到最佳效能时(参考图中的点B1～B9)所右移的位数，可以发现储存单元数越多之路由高速缓存，应选用较小的右移位数，以达到较好的效能；反之，储存单元数越少的路由高速缓存，应选用较大的右移位数，以达到较好的效能。
图5表示包含使用图4a的流程的路由高速缓存的芯片的方框图。用于路由高速的芯片500包括路由高速缓存510以及管理单元520。路由高速缓存510包括多个储存单元512l～512n，用以储存多笔路由数据(图中未显示)，且储存单元512l～512n中分别含有计数缓存器514l～514n。管理单元520耦接至储存单元512l～512n，于每一次储存单元512l～512n所储存的路由数据被参考到时，增加所对应的计数缓存器514l～514n的值；此外，并于一检查周期t，将计数缓存器514l～514n的值分别右移k个位后存回(相当于将计数缓存器的值除以2k)，并将上述减少后的计数缓存器的值与零比较，当上述减少后的计数缓存器的值小于或等于零时，删除该计数缓存器所对应的储存单元中所储存的路由数据，以将此储存单元转换为可用的储存单元。该固定值k及该检查周期t由管理单元520根据储存单元512的数目，亦即n值的大小选择，n值越大，则该检查周期t越大，而该固定值k越小。此外，该固定值k及该检查周期t可经由管理单元520控制，视需求调整该固定值k及该检查周期t，而使路由高速缓存达到更佳的效能。
图6a表示本发明第三实施例中更新路由高速缓存的方法的流程图。首先，为路由高速缓存中的每个储存单元配置一计数缓存器(步骤S601)。接着，路由高速缓存判断是否接收到一路由查询(步骤S602)，如果没有收到路由查询则重复此步骤S602。而当路由高速缓存接收到一路由查询时，先查询该笔路由数据是否已储存在路由高速缓存内(步骤S603)。如果该笔路由数据已储存在路由高速缓存内，则取得并响应该笔路由数据，且增加其对应的计数缓存器之值(步骤S604)，最后回到步骤S602～路由高速缓存判断是否接收到路由查询。如果该笔路由数据尚未储存于路由高速缓存中，则响应无该笔路由数据，并检查路由高速缓存中是否有可用的(available)储存单元(步骤S605)。若路由高速缓存中有可用的储存单元，则选择一可用的储存单元以储存所查询的路由数据，并归零该储存单元所对应的计数缓存器以重新开始计数，亦即初始化该储存单元所对应的计数缓存器(步骤S606)，最后回到步骤S602～路由高速缓存判断是否接收到路由查询。
在步骤S601之后，于路由高速缓存判断是否接收到路由查询的同时(步骤S602)，路由高速缓存会于一检查周期对已使用的储存单元的计数缓存器的值除以一固定值(步骤S612)。上述的固定值与上述的检查周期的选择受上述之储存单元数目，亦即路由高速缓存的大小(cache size)所影响，储存单元数目越多，则此检查周期越大，而此固定值越小(参考图6b)。此外，此固定值与此检查周期可经由一管理单元调整，以增加该路由高速缓存的效能。
由于技术与经费的考量，计数缓存器通常采用二进制的存储元件，因此，在步骤S612中，若该固定值为一以2为底的整数，则该对计数缓存器的值除以一固定值的动作，仅需采用右位移电路(right-shifi logic)，亦即将计数缓存器的内容右移一固定数目的位即可达成，所以在实作上，将计数缓存器的值除以一固定值的动作会比在第一实施例中减去一固定值的动作较为容易实践。
接着，检查上述减少后的计数缓存器的值是否大于一门限值(步骤S613)。为了简化路由高速缓存的设计，通常会选择此门限值为零。若上述减少后的计数缓存器的值小于或等于该门限值，则将该计数缓存器所对应的储存单元转换为可用的储存单元(步骤S614)，最后重复步骤S612。若上述减少后的计数缓存器的值大于该门限值，则归零所对应的储存单元的计数缓存器以重新开始计数，亦即初始化该储存单元所对应的计数缓存器(步骤S615)，最后重复步骤S612。
在上述流程中可以发现，在步骤S601之后，流程分成二个部份第一部份为路由高速缓存处理路由查询并储存新增路由数据的流程(步骤S602～S606)，第二部份则为路由高速缓存寻找储存着不常被参考到的路由数据的储存单元，并将之转换为可用的储存单元的流程(步骤S612～S615)。
图6b表示不同大小的路由高速缓存，利用图6a的流程，但采用一固定检查周期，所达成的效能的比较图。该图中横轴表示图6a的步骤S612中右移的位数，其值从1到15，分别表示把计数缓存器的值除以21到215；纵轴表示当路由高速缓存收到一笔路由查询后，在其内部的储存单元中找到该笔路由数据的机率，其值用百分比表示，而其值越大表示该路由高速缓存的效能越好。曲线61～69为在图6a的步骤S612中的检查周期为1秒的情况下，进行仿真所获得的结果曲线，其分别代表路由高速缓存内部的储存单元数为8192、4096、2048、1024、512、256、128、64以及32。如图所示，不同大小的路由高速缓存所能达成的效能有所不同，储存单元数越多的路由高速缓存，所能达成的效能越好。进一步比较图中不同大小的路由高速缓存达到最佳效能时(参考图中的点C1～C9)所右移的位数，可以发现储存单元数越多的路由高速缓存，应选用较小的右移位数，以达到较好的效能；反之，储存单元数越少的路由高速缓存，应选用较大的右移位数，以达到较好的效能。
图7表示包含使用图6a的流程的路由高速缓存的芯片的方框图。如图所示，第7的芯片架构大致和图5相同，不同之处在于管理单元520多了重设组件530，用以在管理单元520将上述减少后的计数缓存器的值和零比较后，将上述储存单元中计数缓存器514l～514n的值归零。
为明显区别本发明的实施例与传统技术的差异，请同时参阅图8及上述图2b、图4b及图6b。图8为仿真不同大小的路由高速缓存利用FIFO算法、随机算法及LRU算法所达成的效能曲线图，横轴为路由高速缓存内部的储存单元数，其值从32到8192，纵轴表示当路由高速缓存收到一笔路由查询后，可于其内部的储存单元中找到该笔路由数据的机率，其值用百分比表示，曲线70、72、74分别表示利用FIFO算法、随机算法及LRU算法在和图2b、图4b及图6b相同的仿真情况下所形成的效能曲线。比较此四图，可以发现在同样大小的的路由高速缓存中，利用本发明的流程的路由高速缓存具有较佳的效能，且当路由高速缓存内部的储存单元数较少，效能的增进更为明显。此处分别以路由高速缓存内部的储存单元数为512及4096为例当路由高速缓存内部的储存单元数为4096时，于图2b中最佳的点A2为84.679％，于图4b中最佳的点B2为86.071％，于图6b中最佳的点C2为84.241％，而在图8中点D2、E2及F2分别只有78.541％、77.947％和83.199％，所以采用公知的算法与采用本发明的流程所获致的效能差距在1.041％至8.124％之间；而当路由高速缓存内部的储存单元数为512时，于图2b中最佳的点A5为60.456％，于图4b中最佳的点B5为60.880％，于图6b中最佳的点C5为61.362％，而在图8中点D5、E5及F5分别只有45.992％、45.290％和50.209％，所以采用公知的算法与采用本发明的流程所获致的效能差距在10.247％至16.072％之间。
综上所述，本发明所揭露的更新路由高速缓存(routing cache)的方法，确为LFU(1east frequently used)算法的具体实行方案，借此达到(1)增加路由高速缓存的利用率及稳定度；(2)增加路由高速缓存的效能以加快网络设备寻址的速度的目的。
权利要求
1.一种更新路由高速缓存的方法，用于一具多个储存单元的路由高速缓存，上述多个储存单元用于储存多笔路由数据，且每个储存单元拥有一个计数缓存器，于储存单元内所储存的路由数据被参考到时，增加该储存单元所对应的计数缓存器的值，其特征是，该方法包括下列步骤于一检查周期减少上述储存单元对应的计数缓存器的值；将上述减少后的计数缓存器的值与一门限值比较；以及当上述减少后的计数缓存器的值小于或等于该门限值时，将该计数缓存器所对应的储存单元转换为可用的储存单元。
2.如权利要求1所述的更新路由高速缓存的方法，其特征是，还包括下列步骤，于将上述减少后的计数缓存器的值和该门限值比较之后重设上述储存单元对应的计数缓存器的值使其为零，以重新开始计数。
3.如权利要求1所述的更新路由高速缓存的方法，其特征是，该检查周期可经由一管理单元动态调整成不同的周期，以增加该路由高速缓存的效能。
4.如权利要求1所述的更新路由高速缓存的方法，其特征是，于该检查周期减少上述储存单元对应的计数缓存器的值的步骤是在该检查周期将上述储存单元对应的计数缓存器的值减去一固定值。
5.如权利要求4所述的更新路由高速缓存的方法，其特征是，该固定值的大小可经由一管理单元动态调整，以增加该路由高速缓存的效能。
6.如权利要求4所述的更新路由高速缓存的方法，其特征是，该固定值的选择受上述储存单元数目所影响，上述储存单元数目越多，该固定值越小。
7.如权利要求1所述的更新路由高速缓存的方法，其特征是，于该检查周期减少上述储存单元对应的计数缓存器的值的步骤是在该检查周期将上述储存单元对应的计数缓存器的值除以一固定值。
8.如权利要求7所述的更新路由高速缓存的方法，其特征是，该固定值的大小可经由一管理单元动态调整，以增加该路由高速缓存的效能。
9.如权利要求7所述的更新路由高速缓存的方法，其特征是，该固定值的选择受上述储存单元数目所影响，上述储存单元数目越多，该固定值越小。
10.一种用于路由快取的芯片，其特征是，该芯片包括一路由高速缓存，其包括多个储存单元，该些储存单元储存多笔路由数据，且每个储存单元中含有一个计数缓存器，；以及至少一个管理单元，其耦接至上述储存单元，于上述储存单元所储存的路由数据被参考到时，增加所含的计数缓存器的值，并于一检查周期减少上述储存单元中所含的计数缓存器的值，且将上述减少后的计数缓存器的值与一门限值比较，而当上述减少后的计数缓存器的值小于或等于该门限值时，删除该计数缓存器所对应的储存单元中所储存的路由数据，以将此储存单元转换为可用的储存单元；其中该检查周期可经由上述管理单元动态调整成不同的周期，以增加该路由高速缓存的效能。
11.如权利要求10所述的用于路由快取的芯片，其特征是，该管理单元中更包括一重设组件，用以在上述管理单元将上述减少后的计数缓存器的值和该门限值比较后，重设上述储存单元中所含的计数缓存器的值使其为零，以重新开始计数。
12.如权利要求10所述的用于路由快取的芯片，其特征是，上述管理单元于该检查周期减少上述储存单元中所含的计数缓存器的值的方法为将上述储存单元中所含的计数缓存器的值减去一固定值。
13.如权利要求12所述的更用于路由快取的芯片，其特征是，该固定值的大小可经由该管理单元动态调整，以增加该路由高速缓存的效能。
14.如权利要求12所述的用于路由快取的芯片，其特征是，该固定值由上述管理单元根据上述储存单元的数目选择，上述储存单元数目越多，该固定值越小。
15.如权利要求10所述的用于路由快取的芯片，其特征是，上述管理单元于该检查周期减少上述储存单元中所含的计数缓存器的值的方法为将上述储存单元中所含的计数缓存器的值除以一固定值。
16.如权利要求15所述的用于路由快取的芯片，其特征是，该固定值的大小可经由一管理单元动态调整，以增加该路由高速缓存的效能。
17.如权利要求15所述的用于路由快取的芯片，其特征是，该固定值由上述管理单元根据上述储存单元的数目选择，上述储存单元数目越多，该固定值越小。
全文摘要
一种更新路由高速缓存的方法，用于一具多个储存单元的路由高速缓存。上述多个储存单元用于储存多笔路由数据，且每个储存单元拥有一个计数缓存器，并于储存单元内所储存的路由数据被参考到时，增加所对应的计数缓存器的值。该方法包括下列步骤首先，于一检查周期减少上述储存单元对应的计数缓存器的值；接着，将上述减少后的计数缓存器的值与一门限值比较；最后，当上述减少后的计数缓存器的值小于或等于该门限值时，将该计数缓存器所对应的储存单元转换为可用的储存单元。
文档编号H04L12/56GK1481124SQ0214161
公开日2004年3月10日 申请日期2002年9月2日 优先权日2002年9月2日
发明者吴承崧, 侯廷昭, 徐伟伦 申请人:智邦科技股份有限公司