专利名称：通信用半导体集成电路及其电池节省方法
技术领域：
本发明涉及在以寻呼机等为代表的串行数据接收装置中使用的具有协议译码功能的IC及其电池节省方法。
背景技术：
作为在寻呼机等中采用的用于协议译码的通信用IC，迄今使用着图3所示的结构。在图中，从输入端子C输入的信号，输入到译码装置50中进行处理，并作为数据取出。该译码处理被称作协议译码。在本现有例中，译码装置50，由同步校正电路5、接受电路5的输出的纠错电路6、信号检测电路7及同步码检测电路8构成。译码装置50的输出，输入到通报装置51和控制装置19。通报装置51，与存储了本机号码的存储器60连接，并当检测到该号码与接收数据一致时进行通报。另一方面，控制装置19向外部输出定时信号。该定时信号，是用于使接收机间断动作的信号，被称作电池节省信号。此外，由该接收机接收到的信号，经调制、检波后输入到输入端子C。
图4是以POCSAG方式为例说明间断接收动作的时序的图。在图中，(a)表POCSAG的发送信号。首先发送的是被称作前导码(Preamble)的1、0、1、0、...重复模式，接着，发送同步码(SC)。在同步码与下一个同步码之间的固定时刻(帧自身的定时)，发送作为本机号码的地址(ARD)及接在其后的报文(M)。
图4(1)是迄今已知的电池节省信号。在图中，当信号电平为“H时，接收机工作。首先，当检测到前导码信号时，接收机进行接收并一直继续到检测到同步码为止，在检测到同步码后，交替地接收自身帧和同步码。然后，当在自身帧中发现本机的地址时，接着，接收报文。
图4(2)、图4(3)是基于特开昭63-13432所述的电池节省方法的信号波形。在(2)中，一当检测到同步码后，仅在自身帧内进行同步检测。而在(3)中，在检测一次同步码后，也是仅在自身帧内进行同步检测，但在同步码的定时还进行用于检测前导码的接收。
进一步，在如图4所示的上述现有的接收方法中，存在着如下的课题。首先，在图4(1)中，因每次都要检测同步码，因而使耗电量增多。寻呼机的电量大部分耗费于接收部，所以重要的是尽管减少得不多也要减少接收机的动作时间。
图4的(2)、(3)将处理上述课题作为其目的的一部分。在这种情况下，在(2)、(3)中，使保持同步的动作决定于其自身帧的地址。就是说，根据与自身帧的地址的一致来确认同步。在这种情况下，在开始时发送出前导码之后，虽然始终由同步码保持同步状态，但当根据需要有一个须发送报文的基站时，则存在着不能保持同步的可能性。
发明内容
鉴于上述现有技术的问题，本发明能够在始终保持同步的同时适应进行发送的基站，并且能提高待机状态下的电池节省效率。
根据本发明的一种通信用半导体集成电路的电池节省方法，其特征在于当检测到一个周期发送的同步信号时，在规定次数的同步信号的定时不输出用于对接收装置供电的定时信号；在该规定次数后的下一个同步信号的定时，输出用于对接收装置供电的定时信号，以便重新进行同步；在检测到该周期发送的同步信号后如重新同步失败，则在该同步信号的下一个同步信号的定时输出上述定时信号，以便再次进行同步。
另外，为解决上述现有技术的课题，在本发明中，对现有的译码装置附加存储装置，从而在检测同步码时进行存储，并在下一个同步码使接收机停止工作。然后，以其下一个同步码再次进行同步确认。相反，即使在未检测到同步码的情况下，也对该情况进行存储并立即在下一个同步码的定时进行接收。
图1是表示采用了本发明的通信用半导体集成电路的串行数据接收装置的一实施例的框图。
图2是本发明的通信用IC的框图。
图3是现有的通信用IC的框图。
图4是现有的定时信号的输出波形。(a)是发送信号。(1)是现有的定时信号的输出波形。(2)是现有的定时信号的输出波形。(3)是现有的定时信号的输出波形。
图5是本发明的定时信号的输出波形。(a)是发送信号。(1)是本发明的定时信号的输出波形。(2)是本发明的定时信号的输出波形。
图6是采用了本发明的通信用IC的接收机的结构图。
具体实施例方式
以下，参照
本发明的实施形态。图1示出本发明的第1实施形态。在图1中，在振荡电路1的端子A、B之间，连接一个谐振器(通常为晶体谐振器)。其振荡输出，发送到分频电路2，同时还输入到系统时钟生成电路4。分频电路2的输出，传送到数据接收电路3。数据从输入端子C输入到数据接收电路3。系统时钟生成电路4的输出，输入到微控制器电路69。微控制器电路69，对分频电路2进行控制，以决定分频比。此外，还控制数据接收电路3，以进行数据接收电路的各种设定、数据的接收等。当微控制器电路69的处理速度不能满足要求时，如果使连接于振荡电路1的端子A、B的谐振器的振荡频率变为2倍、并使分频电路2的分频比为1/2，则可以将微控制器电路69的处理速度提高到2倍，而不会影响数据的接收。
以下，参照
本发明的实施形态中POCSAG信号的有关情况。图2是采用了本发明的通信用IC的一种实施形态。在图2中，从数据输入端子C输入被接收并被检波后信号。所输入的信号，由译码装置50进行处理。首先，由同步校正电路5对输入信号保持同步。当确立同步时，接着由信号检测电路7和同步码检测电路8检测前导码或同步码。当检测到前导码时，控制装置19，通过定时信号输出端子K连续输出定时信号，以继续进行接收。同步码的检测结果，由存储装置52存储并使控制装置19动作，用于控制定时信号。另一方面，地址和报文，经纠错后输入到通报装置51。在这里与存储器60的内容进行比较，并当检测到一致时进行通报。
接收通常以间断方式进行。按照本发明，在检测到前导码后的定时信号的波形一例，如图5(1)所示。在图5(1)中，同步码，每隔一个被接收一次。图中示出的是同步码全部被正常接收的情况。因此，提高了接收机的电池节省效率。通常，由于前导码比同步码的间隔长，所以，按照这种方式，也能接收新发送的前导码而不会出现失败的情况。此外，在该图(2)中，还示出本发明的定时信号的波形的另一例。在该情况下，由于第3次的同步码检测失败，所以应接收下一个同步码。按照这种方式，在未检测到同步码的情况下，也能判断出发送已结束。
另外，这里，通过电路组件的组合构成译码装置，但当然也可以用软件等构成。
以下，根据附图对本发明进行详细说明。这里，具体地示出接收POCSAG信号的无线寻呼接收机的动作。图6是采用了本发明的通信用IC的接收机的结构图。在图中，从发送机发送出的POCSAG信号，通过天线56由接收装置54接收并进行检波。检波后的信号，从通信用IC55的数据输入端子C输入。数据输入端子C，连接于译码装置50，并从POCSAG信号中取出必要的报文，传送到通报装置51。通报装置51，将已写入存储器60的本机地址与译码装置50的输出进行比较，如果一致则将其通知到外部。具体地说，例如用电信号输出声、光、振动等。
译码装置50，检测POCSAG信号中的前导码、同步码，并进行差错校正。当接收到同步码时，将对其检测或非检测的信息存储在存储装置52内。然后，将该信息输入到控制装置19，使其控制用于使接收装置54进行间断接收的定时信号。
图5的(1)和(2)，示出与本发明有关的定时信号的波形。
当信号为“H”电平时，接收装置54处于动作状态。在图5(1)中，首先，当检测出前导码时，在接着的同步码尚未到来之前，继续进行接收。当检测到同步码时，接着接收自身帧，而不接收其下一个同步码。而当再次接收到自身帧时，接收下一个同步码。这里，如能正常地检测到同步码，则在此之后接收第2个同步码。就是说，同步码，每隔一个检测一次。当在中间不能接收同步码时，如图5(2)所示，用紧接其后的同步码重新进行同步。
图中示出了一个代表性的定时信号，但根据接收装置的结构需要多个信号。因此，在框图中，在定时信号输出端子K的信号线上附加短的斜线，表示有多条信号线。
另外，同步码的接收频率，并不限于本实施例中的每隔一个检测一次，以规定频率接收同步码的结构，也包括在本发明内。
产业上的应用可能性按照本发明，如上所述，当进行串行数据的接收动作时，采用公用的振荡电路，并以独立的时钟对数据接收电路及控制该电路的微控制器进行控制，从而能够很容易地适应数据速率及数据处理的负荷变动。就是说，可采用同一通信用半导体集成电路适应从普及规格到高性能的规格。
另外，按照本发明，如上所述，在地址比较电路内采用双端口RAM，从而能以低的芯片成本实现同样的功能，而不会对所需的时钟频率造成影响。
如上所述，在本发明中，能够在监视同步状态的同时，适当地减小接收机的耗电量，而对正常的通信几乎没有影响。另外，在本发明中，通过减小在同步状态下的接收机的耗电量，不仅能延长电池寿命，而且对以始终保持同步的方式进行发送的发送机也可以适用。
进一步，通过集成电路化，使这种接收系统的设计变得易于进行。
权利要求
1.一种通信用半导体集成电路的电池节省方法，其特征在于当检测到一个周期发送的同步信号时，在规定次数的同步信号的定时不输出用于对接收装置(54)供电的定时信号；在该规定次数后的下一个同步信号的定时，输出用于对接收装置(54)供电的定时信号，以便重新进行同步；在检测到该周期发送的同步信号后如重新同步失败，则在该同步信号的下一个同步信号的定时输出上述定时信号，以便再次进行同步。
2.一种通信用半导体集成电路的电池节省方法，其特征在于当检测到周期性发送的同步信号时，在该同步信号的下一个同步信号的定时不输出用于对接收装置(54)供电的定时信号；进一步在其再下一个同步信号的定时，输出用于对接收装置(54)供电的定时信号，以便重新进行同步；在检测到该周期发送的同步信号后如重新同步失败，则在该同步信号的下一个同步信号的定时输出上述定时信号，以便再次进行同步。
全文摘要
可以采用单一的振荡电路灵活地适应数据速率及数据处理负荷，因而能以低成本提供耗电量低的通信用IC。在振荡电路(1)的输出与微控制器电路(69)之间插入倍增电路(61)，或在振荡电路(1)与数据接收电路(3)之间插入分频电路(2)。此外，将接收地址存储在双端口RAM(16)内。进一步通过控制同步码的接收频率，可以提高电池节省效率。
文档编号H04B1/16GK1516360SQ0214273
公开日2004年7月28日 申请日期1997年7月3日 优先权日1996年7月4日
发明者飞铺雄尔, 藤井勇, 井户向慎一, 慎一 申请人:精工电子有限公司