专利名称：增强交叉点总线协议的制作方法
技术领域：
本发明一般涉及总线控制体系结构，更具体地说，涉及增强交叉点总线协议。
虽然该交叉点总线在目前能够满足要求，但近期趋势需要附加的专用功能位以及扩展的输入输出范围功能等，这些都是传统交叉点总线协议实现所不允许的。因此，在总线控制体系结构领域中，需要提供一种交叉点总线控制协议，它能够支持扩展总线体系结构。此外，增强控制协议必须与现有交叉点总线协议向后兼容。
根据本发明的一个方面，通过改变一个或多个预定位的定义，使得这些位成为控制位，新型交叉点总线控制协议最好表明该消息是对应于标准(即传统)交叉点总线体系结构，还是对应于扩展交叉点总线体系结构。本发明独特的增强交叉点总线协议支持扩展的消息长度，同时还与现有的交叉点总线协议向后兼容，从而使现有的和增强的交叉点总线协议有利地共存在相同的物理总线上。
根据本发明的另一方面，提供交叉点总线控制协议，它通过改变交叉点总线的消息数据比特序列中至少一位的定义，使得所述至少一位是控制位，从而支持扩展交叉点总线。
根据本发明的又一方面，如果需要后续的总线扩展，则将第二成帧比特添加到协议中，以类似方式提供进一步扩展交叉点总线的机制。
通过以下结合附图对说明性实施例进行的详细描述，本发明的这些及其它目的、特征和优点会变得显而易见。
图2是一个逻辑状态图，说明根据本发明的一个实施例构成的交叉点总线控制器。
图3是说明根据本发明的一个交叉点总线控制器的说明性实施例的框图，该交叉点总线控制器由图2所示的逻辑状态图来定义。
为了理解交叉点总线的一般操作，理解路由交换器本身的基本操作是有帮助的。路由交换器通常包括多个矩阵卡片，它们在操作上连接并控制相应的交叉点开关。交叉点总线矩阵卡片一般不包含足够的存储器来储存或缓存输入交叉点总线消息，因此，包含在各矩阵卡片上的同步状态机最好是跟踪该卡片的当前逻辑状态。当接收到输入的交叉点总线消息时，状态机一次一位地(即“飞击式”)对其进行解码。
在附录A中描述了适合与本发明配合使用的交叉点总线协议。实质上，附录A所述的交叉点总线协议是同步串行协议，包括五个差分信号，即“复位”、“数据”、“时钟”、“取出”以及“确认”。“复位”、“数据”、“时钟”以及“取出”信号从交叉点总线控制器传送给矩阵卡片。另一方面，“确认”信号由矩阵卡片产生，并返回给交叉点总线控制器，从而确认消息已被矩阵卡片正确接收并且将要执行预定的命令。交叉点总线消息的解码以声明“复位”信号(逻辑“低”状态)开始，然后再将“复位”线释放(即去声明)到逻辑“高”状态。这将全部矩阵卡片上的所有状态机复位到“空闲”状态。
在上述路由交换器系统中，所有矩阵卡片同时接收由交叉点总线控制器所广播的消息。因此，为了区别和指定接收命令的一个或多个独立的矩阵卡片，各路由交换器矩阵卡片通常被编制了向交叉点总线控制器唯一标识该卡片的地址。由一个或多个矩阵卡片接收输入的交叉点总线消息时，每次一位地逐次对各消息数据比特进行估算，或者与交叉点总线数据序列中该位置的期望编程比特相比较。包含在各矩阵卡片上的状态机跟踪卡片的当前状态。如果数据比特与编程比特相匹配(即两者都为逻辑“0”或都为逻辑“1”)，则状态机继续估算下一位。如果输入的交叉点总线数据比特与编程比特不匹配，则状态机转变为“不动作”状态，它保持这种状态，直到交叉点总线控制器发起“复位”。
下表1说明了传统交叉点总线协议(例如上述“超级交叉点总线协议”)的位定义序列。参照表1，传统交叉点总线协议利用驻留在固定比特位置中的某些位定义。例如，传统协议在比特序列的第九位置上采用成帧比特FRM，根据定义，要求它为“零”(即逻辑“低”)。有关其它位定义的另外详情可以在附录A中查看。
表1-32位交叉点总线的位定义在本发明的一个实施例中，增强交叉点总线协议最好是通过改变传统FRM位定义来使用单控制位，为所传送的各路由交换器控制命令指定扩展总线协议。具体地说，当FRM位为逻辑“1”(即逻辑“高”)时，传统32位消息长度被扩展到任何预定长度，最好是48位。由于标准协议不利用成帧比特FRM从交叉点总线控制器传递命令数据，因此修改该位定义以用作增强交叉点总线协议中的控制位是很方便的。但是，应当知道，根据本发明，增强交叉点总线协议的控制位可以定义为任何比特位置，最好是当前未被传统交叉点总线控制协议分配为命令位的比特位置，这至少是为了向后兼容性。
在控制总线消息序列中可以有其它位，它们根据特定的总线协议被定义为预定(固定)的逻辑状态，以便该消息由交叉点总线解码器解释为有效。本发明可以同样地将这些预定位中的任何一个或多个的定义改变为控制位，以便指定扩展交叉点总线体系结构。
例如，根据传统超级交叉点总线协议对输入消息进行解码的路由交换器矩阵卡片期望在第九比特位置中找到逻辑“0”。如果该成帧比特不为逻辑“0”，传统交叉点总线矩阵卡片则会进入“不动作”状态，如上所述，并且最好忽略随后传送的增强交叉点总线命令。同样，根据本发明的增强交叉点总线协议对输入的交叉点总线消息进行解码的矩阵卡片期望在消息序列的第九比特位置中识别逻辑“1”。如果该位不为逻辑“1”，则增强交叉点总线矩阵卡片最好忽略如传统协议所采用的所有较短(如32位)超级交叉点总线命令。
成帧比特的上述再定义允许协议中基本上所有其它位在操作上任意移位，而不会负面影响与现有交叉点总线路由交换器系统的兼容性。这样，采用本发明的增强交叉点总线协议的矩阵卡片可以与在相同物理总线上采用标准控制协议的矩阵卡片交错操作。这是本发明的重要且所需的方面。
例如，根据本发明，48位特级(Ultra)交叉点总线协议的最佳的位指定如下表2所示。特级交叉点总线协议是本文所述的增强交叉点总线协议的说明性实施例。在本发明的这个最佳实施例中，如
图1的逻辑状态图100所示，特级交叉点总线协议最好分别在第九和第十比特位置中采用两个成帧比特、即FRM和FRM2。应当知道，在第一成帧比特FRM(驻留在第九比特位置中以便向后兼容)已指定增强交叉点总线协议之后，基本上可以选择任何后续的位定义。因此，将第二成帧比特FRM2分配给消息序列中的第十比特位置完全是任意的。
(接着...)
表2-特级交叉点总线位定义如果需要这种扩展功能，则控制总线协议中第二成帧比特的加入有利地允许对进一步扩展交叉点总线协议的支持。这个添加的位功能主要作为将来总线扩展的“分支(hook)”。在消息的各种比特位置中，扩展交叉点总线协议可以在协议中包含附加的“分支”，用于将交叉点总线协议连续扩展到实质上无限的长度。此外，根据本发明，任何数量的成帧比特可以包含在增强交叉点总线消息序列中，以便指定多个交叉点总线协议。通过这种方式，采用各种控制协议的多个矩阵卡片可以共存在相同的物理总线中。
继续参照图1，最佳交叉点总线解码器的逻辑状态图100可以包含在交叉点总线矩阵卡片中。例如，交叉点总线解码器最初最好是以“空闲”状态(未标出)开始，并且在接收“复位”信号108之后，随后进入SVT状态102。如图1的实例所示，开头的若干状态、即SVT(Salvo传输)102、MEM 110以及INT 111可以分别用于执行以前保存的“SALVO(保留条款)”命令、“刷新”命令以及“询问”命令。应当知道，本文所用的术语“SALVO”指的是缓存多条命令并在稍后执行它们的一种机制。例如，在某些交叉点总线控制协议中，Salvo位与每个“推迟的”命令一起发送，指示控制器将相应命令的执行推迟到稍后的时间[例如在声明了Salvo传输(SVT)时]。
上述位、即SVT、MEM以及INT均为专用位，它们最好被路由交换器矩阵卡片解码器忽略，因为它们不是常规的交换命令，而是扩大了命令的行为。具体参照状态SVT 102和MEM 110，图1中的“X”标记用来表示“随意”条件，这指明无论所估算的比特位置的接收输入比特的值如何，逻辑流都进入下一状态。第四状态O8K 114以及随后的逻辑状态(例如O4K、O2K、O1K、O512、FRM、FRM2、O256、O128、O64、O32、O16、O8、O4、O2、O1、L1、L2、L4、L8、L16、L32、L64、I8K、I4K、I2K、I1K、I512、I256、I128、I64、I32以及I16)均包含输入消息数据比特与期望编程比特的比较。上述每个逻辑状态均对应输入消息序列中的唯一比特位置，如表2所示。
如上所述，如果在任何一种状态中检测到匹配(如112所示)，则解码器最好进行到下一个状态，除非解码器处于某个特殊状态，在这种情况下，解码器只是停留在这个状态，直至检测到“复位”信号108。例如，如果在估算对应于状态O8K 114的比特位置时没有发现任何匹配(如116所示)，解码器则最好或者进入“不动作”状态118，或者如果解码器处于状态I8K、I4K、I2K、I1K、I512、I256、I128、I64、I32以及I16中任何一个时，解码器最好进入“断开”状态132，其中，解码器在任一种情况下等待，直到接收有效的“复位”信号108。如上所述，图1的状态图中的“X”标记表示“随意”条件。在这种情况下，无论输入比特序列中的后续比特的值如何，逻辑流继续进行。此外，应当知道，图1中的标记“匹配*”用来表示对于所估算的特定比特位置，没有检测到任何匹配。
继续参照图1，当解码器处于状态104时，最好估算第一成帧比特FRM，如果检测到逻辑“0”(如122所示)，则解码器最好假定消息正采用传统交叉点总线协议，而不是采用增强协议，并且进入“不动作”状态118，在这种状态下，解码器忽略随后的总线控制器命令。如果对于FRM位检测到逻辑“1”(如120所示)，指定增强交叉点总线协议，则解码器最好进行到下一个状态106，在这种状态下，可以估算第二成帧比特FRM2。
根据本发明的特级交叉点总线协议的最佳实现，矩阵卡片解码器预期第二成帧比特FRM2为逻辑“0”。因此，一旦处于状态106，如果解码器识别了FRM2位为逻辑“1”(如126所示)，则解码器最好进入“不动作”状态118，在这种状态下，它忽略随后的消息比特。同样，如果对于FRM2位检测到逻辑“0”(如124所示)，由此表示匹配，则解码器最好进入下一个逻辑状态128，在这种情况下，估算位O256，并且继续进行，直至没有检测到任何匹配(即“匹配*”)，或者直至解释了某个有效的交叉点总线命令，用于将特定交叉点开关转换成接通(即“接通”状态130)或断开(即“断开”状态132)。一旦处于“接通”状态130或“断开”状态132，矩阵卡片只忽略后来的消息比特(由“X”所表示)，直到接收了“复位”信号108。应当知道，本文所提出的第二成帧比特RM2的位定义也可以根据本发明来改变，使得逻辑“1”来指定增强交叉点总线协议，从而以类似的方式来推进解码器的状态。
图2说明用于实现本发明的增强交叉点总线协议(如特级交叉点总线)的交叉点总线控制器的典型实现的逻辑状态图。如图2所示，适合与本发明配合使用的交叉点总线控制器200最好包括两个部分，即发射机部分202和接收机部分204。当控制器有效时(例如空闲状态之后)，发射机部分202最好在状态208从诸如双端口随机存取存储器(DPRAM)、先进先出(FIFO)寄存器、并行缓冲器或其它适合的等效物之类的外部源加载数据。外部数据最好按照以下位序列来组织输出数(如Oi)、电平数(如Lj)、输入数(如Ik)以及控制位。发射机部分202将该数据重新组织成适当的序列，如以上所述，并通过交叉点总线(未标出)在210串行发出该数据。可以按照任何传统的方式、如通过无线或有线通信信道来进行与交叉点总线的连接。
产生串行数据流之后，控制器的发射机部分202最好接收返回的“确认”比特，并对其作出响应，在状态212产生“取出”脉冲。在状态214中完成某个命令时，发射机部分202最好查看是否还有命令要发送，如状态216所示。当没有其它命令保留在外部缓冲器中时，发射机部分202返回到空闲状态206，并等待再次开始发送的命令。
继续参照图2，当控制器处于操作的待机方式时，即控制器200正监测交叉点总线但未发送任何数据时，最好使用交叉点总线控制器200的接收机部分204。例如，这可以是诊断方式，或者更普通的冗余方式，在这种方式下，一个单元是活动的发送单元，而另一个则是处于“热”待机方式中的可操作单元，在任何必要的时候(例如检测到故障时)随时负责控制。在活动时[例如紧接接收机空闲(RIDLE)状态220之后]，接收机部分204按照符合通用异步接收机/发射机(UART)的方式进行操作，查找各命令的开始，并对串行数据流进行解码。在正确地接收到每个命令之后，把命令最好储存在外部存储器(如DPRAM或FIFO)中，如状态228所示。在这种方式下，备用单元最好跟踪活动单元的操作，并能够估算其性能。
由于接收机部分204正在“盲目地”接收消息，它无法推测正在使用什么协议。它在状态222接收32比特，再估算FRM和FRM2位，以便确定是否期望另外16比特。如果FRM和FRM2位表示正在使用增强(特级)交叉点总线协议，则接收部分204在状态224(“接收16比特”)接收另外16比特，然后再进入“开始取出”状态226。或者，如果FRM和FRM2位表示正在使用传统的交叉点总线(如超级交叉点总线)协议，则接收机部分只是进入“开始取出”状态226，忽略状态224。在估算及存储所接收的命令之后，接收机部分204最好返回到RIDLE状态220。
图3说明一种最佳电路300，用于实现具有图2所示逻辑状态图的交叉点总线控制器。应当知道，图3所示的电路只是说明性的，任何适当的等效控制器均可以与本发明配合使用。参照图3，控制逻辑块XPT_CTL 302最好根据本发明的增强交叉点总线协议，产生各种用于整个控制器300中的控制及定时信号。例如，XPT_CTL 302最好操作发送块XPT_XMT 304内的电路(如移位寄存器)，以便在工作时将命令数据XDATA 314从交叉点总线控制器输出到交叉点总线310。
XPT_CTL控制块302的输出最好是在操作上与发送块XPT_XMT304连接。XPT_XMT块304最好是把控制器消息数据组织成适当的比特序列，这些数据可以从操作上连接到XPT_XMT块的临时数据存储块308中接收，并且依次输出该消息，包括任何成帧比特。块308最好是包括一组寄存器(未示出)，这些寄存器可以由多个触发器或适当的等效物来实现，用于至少提供临时数据存储器。依次传送的数据最好是从一系列复用器(未示出)中获取，这些复用器最好是包含在发送块304中，但是本发明考虑到有依次输出该数据的任何等效配置。此外，从XPT_XMT块304输出的串行数据可以连接到缓冲器312，以便在经交叉点总线310发送之前，缓存数据XDATA 314。
除了上述信号之外，XPT_CTL块302最好是产生其它交叉点总线控制信号，包括复位信号XRESET 316、时钟信号XCLOCK 318以及“取出”信号XTAKE 320，其中的每一个均可以同样地连接到相应缓冲器312。XPT_CTL块302最好是还从交叉点总线接收若干信号，例如“RX取出”、“RX时钟”、“RX复位”、“RX数据”以及“确认”等，并对其进行响应。“复位”、“数据”、“时钟”、“取出”以及“确认”等信号在附录A中进一步说明。
继续参照图3的说明性实施例，控制器电路300最好是包括操作上连接到XPT_CTL块302的比较块XPT_COMP 306，除其它重要特征外，还提供检错和/或纠错功能。XPT_COMP块306最好是在冗余操作方式下运行。适合用于本发明的检错和/或纠错方案是本领域的技术人员所熟知的，因此这里不再详细说明。
根据本发明的另一个实施例，通用路由交换器矩阵卡片或模块最好这样构造，使得传统交叉点总线(如超级交叉点总线)协议命令以及增强交叉点总线(如特级交叉点总线)协议命令均能被解码。诸如成帧比特FRM或类似的参数位之类的控制位最好是将输入消息引到适当的解码电路以供进一步估算。对于这种通用模块，必须指定协议，或者在没有提供这种指定时，可以采用缺省协议。在路由交换器系统中使用单个通用矩阵卡片具有许多优点，包括便于制造和修理，因为对于两种交叉点总线控制协议，只需要一种矩阵板类型。
如上所述的本发明可以至少部分地通过一个或多个应用程序来实现。这类包含指令或代码、用于执行本发明方法的应用程序或软件组件可以储存在一个或多个存储媒体[如只读存储器(ROM)、固定或可拆卸存储器等]中，并且在准备执行时，由处理器(未示出)装入全部或部分[例如装入随机存取存储器(RAM)中]并执行。应当知道，本文所用术语“处理器”应包括任何处理设备，例如包括中央处理器(CPU)和/或其它处理电路(如微处理器)的设备。此外，应当知道，术语“处理器”可以指一个以上的处理设备，而且与处理设备相关的各种元件可以由其它处理设备共享。
虽然参照附图对本发明的说明性实施例作了描述，但应当理解，本发明不限于这些具体的实施例，只要不违背本发明的范围或精神，本领域的技术人员可以进行各种变更和修改。附录A交叉点总线—理论及说明介绍交叉点总线是Philips Broadcast Television Systems Company(BTS)的命令协议，用于控制BTS路由交换器产品。本文的目的是说明与路由交换器控制相关的信号的操作。
历史背景交叉点总线最初在1983年随路由交换器TVS-2000系列的控制系统而出现。交叉点总线的协议已经经过若干不同路由交换器系列的演变，但并未改变基本的位结构，这允许所有系列的路由交换器产品在相同的交叉点总线上共存。
工作原理为了理解交叉点总线的工作，必需理解路由交换器本身的工作，因为这是交叉点总线的功能。TVS-2000和TVS-3000路由交换器基于10×10矩阵卡片，并采用BCD(二进制编码的十进制)协议。MARS路由交换器系列采用八进制(基数8)编码方案。VENUS系列的路由交换器采用真二进制编码方案。无论是什么编码协议，路由交换器系统中的各矩阵卡片均包含同步状态机，在接收时对输入交叉点总线消息进行解码，每次一比特。这些年来，这种状态机的实现已经有所改变，从TVS-2000系列中基于PROM的体系结构开始，转变为TVS-3000系列中基于PAL的体系结构。目前，MARS和VENUS系列采用FPGA来创建状态机。无论采用什么方法，对交叉点总线解码的最终结果都是相同的。
交叉点总线是同步串行协议，包括五个差分信号，即“复位”、“数据”、“时钟”、“取出”以及“确认”。在以下说明中，将根据各差分对的正(+)端所反映的“高”和“低”对这些信号进行说明。“复位”、“数据”、“时钟”以及“取出”信号从交叉点总线控制器传送到矩阵卡片。“确认”信号由矩阵卡片产生，并返回给交叉点总线控制器。
交叉点总线消息的解码以声明“复位”信号(“低”)开始，然后再将“复位”释放到“高”状态。在接收“数据”信号线上的数据之前，它将全部矩阵卡片中的所有状态机均复位至其空闲状态。在释放“复位”线路之后，在“时钟”线上发出32个时钟脉冲。“数据”线上的数据与“时钟”同步地变化，以便在各“时钟”位的“低”向“高”转变时对每个“数据”位的状态进行抽样。一条交叉点总线命令可以并且通常的确影响了路由交换器系统中的许多矩阵卡片。交叉点总线命令的最终目标是使交叉点接通。作为这个动作的结果，在交叉点总线命令需要断开之前，任何交叉点(为该输出)接通。这一切都与单个交叉点总线命令同时发生。关于以下说明中各位的定义，参照表1。这些位按照所示顺序(从左至右)进行传送。
由于不再支持前面两种协议，并且超级交叉点总线和超级二进制交叉点总线之间的唯一主要差别在于数据是BCD还是十六进制，本说明将集中在最复杂和最常用的协议、超级二进制交叉点总线上。有关BCD和八进制模式的说明可以查看本文的最后部分。
‘SVT’位用来执行任何以前储存的SALVO命令。并非所有路由交换器都支持SALVO功能。本文在稍后进行了SVO(Salvo)的说明之后，再对SVT位的作用方式进行说明。
每当命令“刷新”而不是常规的转换命令时，设置‘M’位。所有路由交换器输出均被定期刷新，以便恢复可能由于电源故障或板交换而丢掉的任何交叉点。交叉点总线矩阵卡片没有任何板上存储器来保持交叉点设置。所有交叉点选择均被锁存在各矩阵卡片上并且是静态的。它们不需要任何定期刷新。但是，由于矩阵卡片上不存在非易失性存储器，所以好的系统实践是发送刷新命令，以便恢复可能已丢失的任何交叉点。系统刷新循环时间由控制系统性能以及由所安装应用的允许限度来确定。‘M’位被路由交换器矩阵卡片所忽略。无论‘M’位设置与否，其操作均相同。该位在协议中被保留为簿记功能，使得命令和刷新中的失败均可以由控制系统进行不同的处理。
随后六位(OHA、OHB、OTA、OTB、OTC以及OTD)是输出数的六个最高有效位。在历史上，数据以BCD格式发送，并且各数据组中从最低有效位开始。这是这些位的加扰特征的原因。在超级二进制模式中，这六比特可以当作一个6位二进制数，但必须按照所示进行加扰。其余四个输出比特处于交叉点总线命令的末尾。这种“分割”的目的是定义命令中要较早转换的矩阵卡片，以及在命令中稍后所定义的(该卡片上)实际输出数。每个路由交换器矩阵卡片均(使用开关或跳线)用包含三个部分的唯一地址进行编程。“输出”(这六位)是这种编程的第一部分，而“电平”位和“输入”位是另外两个部分。当各交叉点总线比特由各矩阵卡片所接收时，将它与交叉点总线数据中该比特位置的各编程比特进行比较。如果数据比特与编程比特匹配，(均为“0”或均为“1”)，则状态机继续进行下一位。如果输入交叉点总线数据比特与相应的编程比特不匹配，则状态机转变为“不动作”状态，在这种状态下，它一直保持到下一个交叉点总线“复位”，该“复位”将状态机返回到空闲状态，准备接收新命令。处于“不动作”状态时，忽略所有后续的交叉点总线数据位。由于该数据与编程不匹配，所以矩阵卡片知道输入命令不是给它的，并忽略该命令。
随后的八位(FR、V、A、S3、S4、S5、S6以及S7)为“电平”位。FR(成帧比特)总是“零”。交叉点总线控制硬件的BTS实现将交叉点总线命令存储在存储器的四个字节中，并且用一字节的FF(十六进制)作为结束符(最后的命令)。所以不允许任何字节为FF。FR位保证该“字节”始终包含至少一个“零”。随着向超级二进制交叉点总线的改变，必需放宽这个规则来允许最后字节(OU和IU)为FF，因为现在它是一个有效代码。另外三个字节仍必须为非FF。其它位的名称可追溯到早期实现中，其中‘V’表示“视频”以及‘A’表示“音频”。位S3至S7是其它交换器电平。在超级二进制交叉点总线实现中，这七位形成路由交换器“电平”的7位二进制表示(‘V’是最低有效位)。电平00未使用，电平127也未使用。与SVT Salvo传输命令结合，电平00具有特殊含义。这八位中的每一位均按照与前面“输出”部分所述相同的方式，与其相应的编程进行比较。如果每个数据比特与其编程比特匹配，则状态机继续进行下一位。如果输入交叉点总线数据比特与相应的编程比特不匹配，则状态机转变为“不动作”状态。“输出”和“电平”位被分开定义，但实际上可以认为是指定要转换的输出(和电平)的单个13位地址。如果状态机完成了前面十六个数据位并且在数据和编程之间没有失配(“不动作”位未设置)，则输入交叉点总线命令确实涉及该矩阵卡片，而其余位指定将要转换的输出以及接通还是断开。如果这是接通命令，则还指定输入。
随后六位(IHA、IHB、ITA、ITB、ITC以及ITD)为输入数的六个最高有效位。在历史上，数据以BCD格式发送，并且各数据组中以最低有效位开始。这是这些位的加扰特征的原因。在超级二进制模式中，这六比特可以看作6位二进制数，但必须按照所示进行加扰。其余四个输入比特处于交叉点总线命令的末尾。当各交叉点总线比特由各矩阵卡片所接收时，与其编程进行比较。如果数据比特与编程比特匹配(均为0或均为1)，则状态机继续进行下一位。如果输入交叉点总线数据比特与其编程比特不匹配，则状态机转变为“断开”状态。一旦处于“断开”状态，则忽略所有后续交叉点总线数据比特。由于数据与编程不匹配，所以矩阵卡片知道输入命令涉及其输出之一，而不是其输入之一。该矩阵卡片必须确定适当的输出单元数字，并将其断开。接通某个输入是另外某个矩阵卡片的职责。在这里，要接通的矩阵卡片将“确认”信号返回给控制系统。“确认”位只是信号电平的变化，没有包含任何数据。“确认”位的目的是通知控制系统存在包含所请求输出和输入的矩阵卡片，并且至此已经对命令正确地解码。它不保证所请求的交叉点已实际上被转换。
REV或“反向”位仅在Venus模拟立体声音频矩阵卡片中有效。当设置时，来自“其它”电平的输入被转换到此输出/电平。这可以用来创建左-右信道转换，从单一源同时馈送左和右两种输出，或者进行左+右相加混合。在后一种情况(L+R)中，IHB位从其正常功能被“借用”，成为增益控制位。当进行L+R混合时，应设置IHB位，这导致6db增益减小，从而补偿混合所产生的信号电平的变化。该位被矩阵卡片的其它模型所忽略。
SVO位是各位的SALVO命令位。如上所述，SALVO功能仅在某些类型的矩阵卡片上实现。在没有SALVO功能的卡片上，该位没有任何功能并被忽略。在支持的场合，矩阵卡片将双重缓冲结合到各输出的锁存硬件中。当未设置SVO位时，立即执行指定的转换。当设置了SVO位时，冻结当前输入，将新源预加载到矩阵卡片上的辅助锁存中。保持这个预加载选择，直至接收到SVT(Salvo传输)命令。应当指出，一旦已经发送了含有命令的SVO，矩阵卡片上的阻塞电路防止任何后续命令(或者SALVO或者正常)传播给所请求的输出，直到发送了SVT命令之后。
SVT(Salvo传输)命令本质上是全局的，并且同时影响整个路由交换器矩阵的所有输出和电平。Salvo传输命令仅设置SVT位，而使其它所有位设置为零。由矩阵卡片接收时，执行任何所有未决的SALVO转换，使前面传送的SALVO命令生效。
“输出”单元和“输入”单元是交叉点总线命令的最后八位。“输出”位(OUA、OUB、OUC以及OUD)，“输入”位(IUA、IUB、IUC以及IUD)。
表1标准交叉点总线协议(最初用于TVS-1000交换器-不再被支持)SVAMOOOOIIIISSSS SSSSSSSSOOOOIIIITTTTTTTTPPPP PPPPPPPPUUUUUUUUABCDABCD ABCDABCD扩展交叉点总线协议(最初用于TVS-2000交换器-不再被支持)
SVAMOOOOFSSSSSIIIIIISSSSOOOOIIIITTTTR34567HHTTTTPPPPUUUUUUUUABCD ABABCD1234ABCDABCD超级交叉点总线协议SMOOOOOOFVASSSSSIIIIIISSOOOOIIIIV HHTTTTR 34567HHTTTTPVUUUUUUUUT ABABCDABABCDIOABCDABCD超级二进制交叉点总线协议(SBCBP)SMOOOOOOFVASSSSSIIIIIIRSOOOOIIIIV HHTTTTR 34567HHTTTTEVUUUUUUUUT ABABCDABABCDVOABCDABCD*S＝状态请求(始终为0)SVT＝Salvo传输命令位V＝视频命令位A＝音频命令位M＝存储器应答(刷新)OTx＝输出十位数-A为LSB，D为MSB(BCD)-SBCBP上的HEXOHx＝输出百位数-A为LSB，D为MSB(BCD)-SBCBP上的HEXOUx＝输出单元数-A为LSB，D为MSB(BCD)-SBCBP上的HEXFR＝成帧比特-0＝交换器命令，1＝编码命令S3-7＝交换器位3至7[每交换器的位，或编码的(见FR)]IHx＝输入百位数-A为LSB，D为MSB(BCD)-SBCBP上的HEXITX＝输入十位数-A为LSB，D为MSB(BCD)-SBCBP上的HEXIUx＝输入单元数-A为LSB，D为MSB(BCD)-SBCBP上的HEXSPx＝备用位-始终为0REV＝VENUS模拟立体声音频上的音频反向-在所有其它交换器上为0SVO＝Salvo转换命令位IHB＝VENUS模拟立体声音频上的“增益”控制(L+R-6db)下一代可能的数据比特位置L M L MS低S S高SB B B BVASSSSSF SMRSSAVV34567RV EVPTIIT VO XSOOOOOOOOOOSSSSSSUUUUTTTTHHPPPPPPABCDABCDABIIIIIIIIIISSSSSSUUUUTTTTHHPPPPPPABCDABCDAB控制位SVTMSVOREVSYNCVIXATSP(增益)输出位顺序SMOOOOOO FVASSSSS IIIIII RS OOOOIIIIV HHTTTT R 34567 HHTTTT EVUUUUUUUUT ABABCD ABABCDVOABCDABCD字节 00111111000000002222220011112222比特 8989456770123456894567AB0123012权利要求
1.一种扩展标准交叉点总线协议、以便控制增强交叉点总线(310)的方法，所述方法包括以下步骤将消息序列中一或多位的定义从指定所述标准交叉点总线协议的第一预定义指定修改为第二预定义指定，所述第二指定是控制定义，用于指定增强交叉点总线协议和所述标准交叉点总线协议之一；其中所述增强交叉点总线协议是所述标准交叉点总线协议的扩展，并且与所述标准协议向后兼容。
2.如权利要求1所述的方法，其特征在于还包括以下步骤将至少一个保留的位定义添加到所述增强交叉点总线协议中，所述至少一个保留的位定义用来指定所述增强交叉点总线协议的扩展，所述扩展的增强交叉点总线协议与所述增强以及标准交叉点总线协议向后兼容。
3.如权利要求1所述的方法，其特征在于，所述标准交叉点总线协议是32位串行协议，而所述增强交叉点总线协议是n位串行协议，其中n大于32。
4.如权利要求1所述的方法，其特征在于，所述标准交叉点总线协议是超级(Super)交叉点总线协议和特级(Ultra)交叉点总线协议之
5.一种用于扩展标准交叉点总线协议、以便控制增强交叉点总线(310)的装置，所述装置包括控制器(200)，可用来将消息序列中一或多位的定义从指定所述标准交叉点总线协议的第一预定义的指定修改为第二预定义的指定，所述第二预定义的指定是控制定义，用于指定增强交叉点总线协议和所述标准交叉点总线协议之一；其中所述增强交叉点总线协议是所述标准交叉点总线协议的扩展，并且与所述标准协议向后兼容。
6.如权利要求5所述的装置，其特征在于，所述控制器还可用于将至少一个保留的位定义添加到所述增强交叉点总线协议中，所述至少一个保留的位定义用来指定所述增强交叉点总线协议的扩展，所述扩展的增强交叉点总线协议与所述增强及标准交叉点总线协议向后兼容。
7.如权利要求5所述的装置，其特征在于，所述标准协议是超级交叉点总线协议和特级交叉点总线协议之一。
8.一种路由交换器矩阵电路(300)，用于选择性地控制路由交换器系统中的相应交叉点开关，所述路由交换器矩阵电路包括存储寄存器(308)，在工作时连接到串行数据流，所述存储寄存器至少临时存储从所述串行数据流接收的数据；以及控制器(302)，在工作时连接到所述存储寄存器，并且包括用于将所述串行数据流中的每个数据比特与预定的期望值相比的比较器，所述控制器响应所述数据流中的一个或多个比特，并且作为对其的响应，选择性地以第一方式和第二方式中的至少一种方式操作，其中在所述第一方式中使用第一交叉点总线协议，而在所述第二方式中使用第二交叉点总线协议。
9.一种扩展标准交叉点总线协议、以便控制增强交叉点总线(310)的制造产品，所述产品包括机器可读媒体，该媒体中包含一个或多个程序，这些程序在被执行时实现以下步骤将消息序列中一或多位的定义从指定所述标准交叉点总线协议的第一预定义的指定修改为第二预定义的指定，所述第二指定是控制定义，用于指定增强交叉点总线协议和所述标准交叉点总线协议之一；其中所述增强交叉点总线协议是所述标准交叉点总线协议的扩展，并与所述标准协议向后兼容。
10.如权利要求18所述的产品，其特征在于，所述一个或多个程序还实现以下步骤将至少一个保留的位定义添加到所述增强交叉点总线协议中，所述至少一个保留的位定义用来指定所述增强交叉点总线协议的扩展，所述扩展的增强交叉点总线协议与所述增强及标准交叉点总线协议向后兼容。
全文摘要
提供一种增强交叉点总线控制协议，用于通过改变标准编码的总线控制消息中的一或多位定义来扩展传统交叉点总线(310)。根据本发明的一个方面，通过改变消息序列中一个或多个预定位的定义，使这些位成为控制位，新型交叉点总线控制协议最好表明该消息对应于标准交叉点总线体系结构还是对应于扩展交叉点总线体系结构。本发明独特的增强交叉点总线协议支持扩展消息长度，同时还与现有的交叉点总线协议向后兼容，从而使现有以及增强的交叉点总线协议有利地共存在相同的物理总线上。
文档编号H04L12/40GK1457578SQ02800438
公开日2003年11月19日 申请日期2002年2月14日 优先权日2001年2月28日
发明者C·约翰逊 申请人:皇家菲利浦电子有限公司