专利名称：包络消除与恢复数字功放的同步误差测量方法及装置的制作方法
技术领域：
本发明涉及测量领域，尤其涉及一种包络消除与恢复数字功放的同步误差测量方法。
背景技术：
无线蜂窝通信系统，如WCDMA和CDMA2000系统，必须采用高性能的线性功放。高效率的线性功放一方面可降低功放热设计的要求，另一方面也达到了省电的目的。目前，线性功放技术已成为移动通讯系统中的关键技术之一。
包络消除与恢复(Envelope Elimination and Restoration)技术，即EER技术，是一种典型的高效率、低成本的线性功放技术，EER技术的原理框图如图1所示，该技术是将信号的幅度和相位分离，再分别对幅度和相位放大，而后合并恢复成原来的信号的过程。实现EER技术要求幅度支路和相位支路有良好的同步，如何准确测量两条支路的同步误差(即同步测量)是摆在我们面前的一大难题。现有的技术方案一般是在功放出厂前，进行人工调整。即输入某固定的测试信号，一边调整同步时延，一边观测输出信号的频谱，当信号频谱处于最佳状态时，此时的同步时延就被确定下来。但这种技术存在以下几个严重缺陷1、人为的观测，导致同步精度不能保证，将直接影响到EER功放的输出指标；2、因每块电路板的器件、电路不可能完全一致，使得批量生产无法进行，只能针对每一块电路版都进行一次误差测试，这将造成生产成本上升；3、由于器件老化等原因，使得EER系统的通道特性可能会随时间而变化。这样的话，日积月累，功放的输出性能指标(如邻道泄露比)将会逐渐恶化，最终将不得不进行重新校准，这在一定程度上增加了系统的维护成本。
发明内容
本发明的目的是提供一套独特而有效的同步测量方法及测量装置，用于解决该同步测量问题。
为此，本发明采用如下技术方案一种包络消除与恢复(EER Envelope Elimination and Restoration)数字功放的同步误差测量方法，其特征在于包括以下步骤a、在幅度和相位支路的输入端分别输入测试信号A+cos(ωt)和sin(ωt)+jcos(ωt)，其中A为一正的常数，ω为测试信号的频率；b、调整幅度支路和相位支路的延迟时间T_delay1和T_delay2，使得输出信号最小；c、取输出信号输出最小时刻延迟时间T_delay1和T_delay2，并做差，以该差值为同步误差。
所述的步骤b，是取值输出信号值为零。
所述的测试步骤是由幅度和相位分离后开始到功放输出的过程中完成的。
一种EER数字功放的同步误差测量装置，包括接收幅度测试信号的包络检测器；与包络检测器相连的调制器；接收相位测试信号的限幅器；与限幅器相连的混频器；与调制器相连的本地震荡器；与调制器及混频器相连的非线性功率放大器；其特征在于还包括第一延时模块，与包络检测器相连，用于调整幅度支路的延迟时间；第二延时模块，与限幅器相连，用于调整相位支路的延迟时间；反馈测试电路，与本地震荡器相连，用于接收反馈信号。
所述的反馈测试电路，包括混频器及与混频器相连的低通滤波器。
用本发明的测量装置及测量方法，得到的同步误差精度很高，在实现上较现有技术中的测试方法简单得多，同时不会对功放成本带来太大的影响，有效的避免了很多人为因素在测量过程中造成的干扰。
图1是EER技术原理示意图；图2是本发明采用的测量装置示意图；图3是本发明的一个测试流程图；具体实施方式
下面结合说明书附图来说明本发明的具体实施方式
。
如图2所示，是本发明的EER数字功放的同步误差测量装置结构示意图，从图中可以看到，其与现有技术的测试装置大体相同，包括位于信号接收端的包络检测器(envelop detector)和限幅器(limiter)，分别接收测试信号的幅度信号和相位信号；与包络检测器相连的调制器，对包络信号进行调制，如进行脉冲宽度调制或delta sigma调制；与限幅器相连的混频器，用于从中频到射频的变频；与调制器和混频器相连的非线性功率放大器，及与混频器相连的本地震荡器。本发明在现有技术的基础上，增加了测试时间延迟装置1，包括幅度支路的延迟时间的第一延时模块(delay1)，其与envelop detector相连，用于调整幅度支路的时间延迟T_delay1；及与限幅器相连用于调整相位支路的延迟时间T_delay2的第二延时模块(delay2)；其中的延时模块，由一部分电路构成，比如可以采用时钟触发来实现时间延迟。
本发明还包括一个由混频器和低通滤波器组成的反馈测试电路2，与本地震荡器相连，用于接收反馈信号。
如图3所示，是本发明的测试流程图，由于误差是由幅度和相位信号分离后经由不同的放大路径，而每路的延迟不同造成的，所以测量对象确定为由幅度和相位分离后开始到功放输出。
与本发明的测量装置相对应，本发明的测试方法包括以下步骤a、在幅度和相位支路的输入端分别输入测试信号A+cos(ωt)和sin(ωt)+jcos(ωt)，其中A为一正的常数，为测试信号的频率；
在幅度和相位支路的输入端分别输入测试信号A+cos(ωt)和sin(ωt)+jcos(ωt)。其中A为一正的常数，用于保证幅度支路的输入信号恒大于零且符合一定的峰平比要求；ω为测试信号的频率；相位支路保证信号为恒包络。
b、调整幅度支路和相位支路的延迟时间T_delay1和T_delay2，使得输出信号TestOutput最小；幅度支路的信号经过放大延迟后的信号表示为A+cos(ωt+Delay_Am)，不考虑放大系数，以下同。
相位支路的信号经过调制放大后的信号为Re{[sin(ωt+Delay_Ph)+jcos(ωt+Delay_Ph)]*[cos(ωct)-jsin(ωct)]}＝sin(ωt+Delay_Ph)*cos(ωct)+cos(ωt+Delay_Ph)*sin(ωct)＝sin(ωt+ωct+Delay_Ph)其中 为载波频率，幅度相位合并后的信号为[A+cos(ωt+Delay_Am)]*sin(ωt+ωct+Delay_Ph)＝Asin(ωt+ωct+Delay_Ph)+sin(ωt+ωct+Delay_Ph)*cos(ωt+Delay_Am)＝Asin(ωt+ωct+Delay_Ph)+0.5*sin(2ωt+ωct+Delay_Ph+Delay_Am)+0.5*sin(ωct+Delay_Ph-Delay_Am)可见载波信号的相位信息就是幅度支路和相位支路的延迟误差。下面是提取相位的方法。
把该信号与载频信号相乘得cos(ωct+Delay_c)*[Asin(ωt+ωct+Delay_Ph)+0.5*sin(2ωt+ωct+Delay_Ph+Delay_Am)+0.5*sin(ωct+Delay_Ph-Delay_Am)]其中delay_c为接收载波的相位。滤除及以上频率的信号成分得到的信号如下，不考虑系数sin(Delay_Ph-Delay_Am-Delay_c)。
c、调整延迟时间T_delay1和T_delay2，并取TestOutput最小时刻延迟时间T_delay1和T_delay2，做T＝T_delay1-T_delay2，以T为同步误差。
当发射和接收载波同步时，Delay_c＝0，最后结果为sin(Delay_Ph-Delay_Am)，当误差较小时，可以简化为Delay_Ph-Delay_Am，和误差信号成正比。
在本发明的实施例中，取wc＝2*pi*100MHz，w＝100KHz和300KHz，得出的测量误差分别为334.6ns和326.4ns。
由此可见，对同一个对象，使用不同的测试信号频率，得到的结果会不同。其原因是幅度支路存在一个低通滤波器，该滤波器的频率相位特性为非线性。实验结果一方面说明本测试方法正确，另一方面说明本发明能精确得到同步误差，对提高功放的性能是很有帮助的。
用本发明的测量装置及测量方法，得到的同步误差精度很高，在实现上较现有技术中的测试方法简单得多，同时不会对功放成本带来太大的影响，有效的避免了很多人为因素在测量过程中造成的干扰。
以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。
权利要求
1.一种包络消除与恢复(EER Envelope Elimination and Restoration)数字功放的同步误差测量方法，其特征在于包括以下步骤a、在幅度和相位支路的输入端分别输入测试信号A+cos(ωt)和sin(ωt)+jcos(ωt)，其中A为一正的常数，ω为测试信号的频率；b、调整幅度支路和相位支路的延迟时间T_delay1和T_delay2，使得输出信号最小；c、取输出信号输出最小时刻延迟时间T_delay1和T_delay2，并做差，以该差值为同步误差。
2.如权利要求1所述的EER数字功放的同步误差测量方法，其特征在于所述的步骤b，是取值输出信号值为零。
3.如权利要求1所述的EER数字功放的同步误差测量方法，其特征在于所述的测试步骤是由幅度和相位分离后开始到功放输出的过程中完成的。
4.一种EER数字功放的同步误差测量装置，包括接收幅度测试信号的包络检测器；与包络检测器相连的调制器；接收相位测试信号的限幅器；与限幅器相连的混频器；与调制器相连的本地震荡器；与调制器及混频器相连的非线性功率放大器；其特征在于还包括第一延时模块，与包络检测器相连，用于调整幅度支路的延迟时间；第二延时模块，与限幅器相连，用于调整相位支路的延迟时间；反馈测试电路，与本地震荡器相连，用于接收反馈信号。
5.如权利要求4所述的EER数字功放的同步误差测量装置，其特征在于所述的反馈测试电路，包括混频器及与混频器相连的低通滤波器。
全文摘要
本发明涉及一种包络消除与恢复数字功放的同步误差测量方法及装置。该方法包括a.输入测试信号A+cos(ωt)和sin(ωt)+jcos(ωt)；b.调整幅度支路和相位支路的延迟时间T_delay1和T_delay2，使得输出信号输出信号最小；c.取输出信号最小时刻延迟时间T_delay1和T_delay2，并做差，以该差值为同步误差。该装置包括包络检测器；调制器、限幅器、混频器、本地震荡器、非线性功率放大器，还包括第一延时模块，用于调整幅度支路的延迟时间的电路模块；第二延时模块，用于调整相位支路的延迟时间的电路模块和反馈测试电路。用本发明的测量装置及测量方法，得到的同步误差精度很高，同时不会对功放成本带来太大的影响，有效的避免了很多人为因素在测量过程中造成的干扰。
文档编号H04B17/00GK1568029SQ0313744
公开日2005年1月19日 申请日期2003年6月20日 优先权日2003年6月20日
发明者叶军波 申请人:华为技术有限公司