一种降低手机系统睡眠功耗的电路的制作方法
专利名称:一种降低手机系统睡眠功耗的电路的制作方法
【专利摘要】本实用新型公布了一种降低手机系统睡眠功耗的电路，它包括系统时钟，所述系统时钟输出端连接触发器一和计数器二的时钟管脚；所述触发器一的一个输入端与比较器连接；所述触发器一的输出端连接计数器二；所述比较器的输入端连接计数器一；所述计数器一连接外部慢时钟；所述计数器二通过与门连接触发器二；所述触发器二输出端连接计数器三的输入端；所述计数器三和触发器二的时钟管脚连接内部高频时钟；所述与门的另一个管脚连接比较器。它能降低系统待机功耗，并提高睡眠时钟校准精度，可应用于手机的睡眠控制装置。
【专利说明】
一种降低手机系统睡眠功耗的电路
技术领域
[0001]本实用新型涉及电路设计技术领域，尤其涉及到一种降低手机系统睡眠功耗的电路。
【背景技术】
[0002]睡眠时间(即待机时间)是衡量手机性能优劣的一个重要指标。为了保持与网络的同步，手机在待机条件下每隔一段时间就要从网络侧接收一次寻呼消息，而接收完寻呼消息后，手机将再次进入睡眠状态，此时系统只有32K慢时钟，而为了保持系统唤醒后的时序仍然和网络能够同步，系统睡眠时间精度往往要求很高，而要实现较高的睡眠时间精度，就必须对32K时钟进行校准。传统的时钟校准方法就是利用较高频率的系统时钟SYSCLK(13M或26M)对32K时钟直接进行测量，这种方法能够达到的精度是I/测量的系统时钟周期数，例如，如果测量误差要求为1PPM，这种方法就要求测量的时钟周期数即为100万个。实际上，对于3G无线网络，如TD-SCDMA网络，对睡眠时间的精度要求往往高达0.2PPM，而为了实现这样的睡眠定时精度，测量时间要求超过5M个SYSCLK，如果系统时钟为13M，这样的校准周期相当于接近400ms，而这样长的校准时间无疑对于系统功耗而言有较大的增加，以30mA电流估算，对于寻呼周期为1.28S的TD — SCDMA系统而言，假定I分钟测量一次，则因为时钟测量而带来的系统功耗的增加量为30mA*400ms/60s=0.2mA。
[0003]传统慢时钟校准中所用的测量方法的硬件框图如图1所示，首先，软件根据测量精度要求设置好测量周期T32k，然后通过测量起始控制位启动测量定时器，这样硬件测量便开始。图中16位计数器产生OUT信号记录当前的慢时钟周期数，而比较器根据软件预设的测量周期T32k及16位计数器的当前周期数输出值，产生供测量用的时间窗；D触发器用作将SYSYCLK和测量窗进行同步，以保证测量窗与系统时钟相位的确定性;而32位定时器在测量窗所控制的时间范围内，对SYSCLK的上升沿进行计数，从而得出T3 2k个3 2K时钟周期内所包含的系统时钟周期数。传统的时钟校准方法为了达到一定的校准精度，需要线性的增加校准时间来实现，因此如果校准精度提高一倍，则功耗开销也提高一倍;另外由于单纯依靠校准时间的增加来提高校准精度，因此慢时钟的硬件逻辑开销也要大大增加。
【实用新型内容】
[0004]本实用新型的目的是针对以上问题，提供一种降低手机系统睡眠功耗的电路，它能降低系统待机功耗，并提高睡眠时钟校准精度，可应用于手机的睡眠控制装置。
[0005]为实现以上目的，本实用新型采用的技术方案是:一种降低手机系统睡眠功耗的电路，它包括系统时钟，所述系统时钟输出端连接触发器一和计数器二的时钟管脚;所述触发器一的一个输入端与比较器连接;所述触发器一的输出端连接计数器二;所述比较器的输入端连接计数器一;所述计数器一连接外部慢时钟;所述计数器二通过与门连接触发器二;所述触发器二输出端连接计数器三的输入端;所述计数器三和触发器二的时钟管脚连接内部高频时钟;所述与门的另一个管脚连接比较器。
[0006]进一步的，所述外部慢时钟为32K晶振。
[0007]进一步的，所述计数器一为12位。
[0008]进一步的，所述计数器二和计数器三均为16位。
[0009]本实用新型的有益效果:
[0010]它利用系统时钟和高频时钟相结合的方法一起对外部自由的32K时钟进行测量，由于大部分时间仍然利用系统时钟进行测量，因此单位时间内的平均电流相比传统测量方法基本没有增加，而由于在后面测量窗的结束部分充分利用了高频时钟测量刻度更加精确的特性，从而在相同测量精度的要求下，大大缩减了测量时间，进而节省了系统功耗。
【附图说明】
[0011 ]图1为传统校准电路原理框图。
[0012]图2为本实用新型中校准电路原理框图。
[0013]图3为本实用新型中校准电路的测量时序图。
【具体实施方式】
[0014]为了使本领域技术人员更好地理解本实用新型的技术方案，下面结合附图对本实用新型进行详细描述，本部分的描述仅是示范性和解释性，不应对本实用新型的保护范围有任何的限制作用。
[0015]如图1-图3所示，本实用新型的具体结构为:一种降低手机系统睡眠功耗的电路，它包括系统时钟，所述系统时钟输出端连接触发器一和计数器二的时钟管脚;所述触发器一的一个输入端与比较器连接;所述触发器一的输出端连接计数器二;所述比较器的输入端连接计数器一;所述计数器一连接外部慢时钟;所述计数器二通过与门连接触发器二;所述触发器二输出端连接计数器三的输入端;所述计数器三和触发器二的时钟管脚连接内部高频时钟;所述与门的另一个管脚连接比较器。
[0016]优选的，所述外部慢时钟为32K晶振。
[0017]优选的，所述计数器一为12位。
[0018]优选的，所述计数器二和计数器三均为16位。
[0019]本实用新型原理:
[0020]本实用新型提出了一种基于高频时钟与系统时钟相结合的慢时钟校准技术，利用系统时钟对测量的大部分时间进行计数，而在邻近测量时间窗的末端，完成高频时钟与系统时钟的测量接力，从而使得每次测量的误差刻度降低到一个高频时钟周期，而非系统时钟周期，因而，对于固定的测量精度要求，新技术就可以在更短的时间内实现相同的测量精度，从而降低测量功耗开销，简化硬件实现。
[0021]本实用新型中，系统时钟为(13M或26M)，内部高频时钟(频率为系统时钟的整数倍)，L32K:为预设的测量时钟周期。
[0022]如图2所示，本实用新型技术在传统技术的基础上，增加了高频时钟计数器以提高在一定时间内对慢时钟的测量精度。测量的工作流程如下:
[0023]首先，同传统方法类似，软件预设要测量的慢时钟周期数N32k，而与传统方法不同的是，软件还需要预设一下在测量周期内的系统时钟的周期数，此数值可以根据外部32K晶体的频率飘逸参数进行估算，其估算方法如下:
[0024]假定飘逸范围为30ppm，则最高时钟频率为32768*(l+30ppm)约为32769Hz，如果L32K为1024，SYSCLK为13M，则系统时钟周期数的预设值为:
[0025][N32k*SYSCLK/max(F32K)—I]
[0026]=[1024*13M/32769 — I]向下取整
[0027]=406236
[0028]然后，软件通过配置测量起始控制位来触发一次测量，同传统方法相同，计数器O(12位慢时钟计数器)，比较器以及D触发器一起产生测量窗TW0，在测量时间窗内，S卩TWO为高电平后，计数器I开始工作，在计数器I计数到预设值Nsysclk之前，其输出一直为低，当计数器计数到Nsysclk后，其输出变高，从而与TWO相与并经HCLK同步后输出一个测量窗TWl，在该测量窗信号控制器，计数器2开始工作，计数器2的最终输出值就是TW2为高电平时的HCLK的周期数。如图3所示，由于TWO测试窗的最后时间段即TWl的高脉冲时间段，采用的时钟刻度为HCLK，因此最大的时钟周期误差即为1/HCLK，而假定HCLK与SYSCLK的分频比为16:1，则测量的最大误差即为1/HCLK即1/(SYSCLK*16)，因此在相同的校准时间周期内，测量误差降低了 16倍，也就是说校准精度提高了 16倍，换而言之，为了得到相同的校准精度，新技术所需要的测量时间即为传统技术的1/16，从而大大降低了时钟校准所需要的功耗。
[0029]触发器，学名双稳态多谐振荡器，是一种应用在数字电路上具有记忆功能的循序逻辑组件，可记录二进位制数字信号“I”和“O”。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器的线路图由逻辑门组合而成，其结构均由SR锁存器派生而来(广义的触发器包括锁存器)。触发器可以处理输入、输出信号和时钟频率之间的相互影响。
[0030]与门(英语:ANDgate)又称〃与电路〃、逻辑〃积〃、逻辑〃与〃电路。是执行〃与〃运算的基本逻辑门电路。有多个输入端，一个输出端。当所有的输入同时为高电平(逻辑I)时，输出才为高电平，否则输出为低电平(逻辑O)。
[0031]需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
[0032]本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本实用新型的方法及其核心思想。以上所述仅是本实用新型的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合;这些改进润饰、变化或组合，或未经改进将实用新型的构思和技术方案直接应用于其它场合的，均应视为本实用新型的保护范围。
【主权项】
1.一种降低手机系统睡眠功耗的电路，它包括系统时钟，其特征在于，所述系统时钟输出端连接触发器一和计数器二的时钟管脚;所述触发器一的一个输入端与比较器连接;所述触发器一的输出端连接计数器二;所述比较器的输入端连接计数器一;所述计数器一连接外部慢时钟;所述计数器二通过与门连接触发器二;所述触发器二输出端连接计数器三的输入端;所述计数器三和触发器二的时钟管脚连接内部高频时钟;所述与门的另一个管脚连接比较器。2.根据权利要求1所述的一种降低手机系统睡眠功耗的电路，其特征在于，所述外部慢时钟为32K晶振。3.根据权利要求1所述的一种降低手机系统睡眠功耗的电路，其特征在于，所述计数器一为12位。4.根据权利要求1所述的一种降低手机系统睡眠功耗的电路，其特征在于，所述计数器二和计数器三均为16位。
【文档编号】H04W52/02GK205693898SQ201620395302
【公开日】2016年11月16日
【申请日】2016年5月4日 公开号201620395302.8, CN 201620395302, CN 205693898 U, CN 205693898U, CN-U-205693898, CN201620395302, CN201620395302.8, CN205693898 U, CN205693898U
【发明人】张彦宇
【申请人】湖南铁道职业技术学院
【专利摘要】本实用新型公布了一种降低手机系统睡眠功耗的电路，它包括系统时钟，所述系统时钟输出端连接触发器一和计数器二的时钟管脚；所述触发器一的一个输入端与比较器连接；所述触发器一的输出端连接计数器二；所述比较器的输入端连接计数器一；所述计数器一连接外部慢时钟；所述计数器二通过与门连接触发器二；所述触发器二输出端连接计数器三的输入端；所述计数器三和触发器二的时钟管脚连接内部高频时钟；所述与门的另一个管脚连接比较器。它能降低系统待机功耗，并提高睡眠时钟校准精度，可应用于手机的睡眠控制装置。
【专利说明】
一种降低手机系统睡眠功耗的电路
技术领域
[0001]本实用新型涉及电路设计技术领域，尤其涉及到一种降低手机系统睡眠功耗的电路。
【背景技术】
[0002]睡眠时间(即待机时间)是衡量手机性能优劣的一个重要指标。为了保持与网络的同步，手机在待机条件下每隔一段时间就要从网络侧接收一次寻呼消息，而接收完寻呼消息后，手机将再次进入睡眠状态，此时系统只有32K慢时钟，而为了保持系统唤醒后的时序仍然和网络能够同步，系统睡眠时间精度往往要求很高，而要实现较高的睡眠时间精度，就必须对32K时钟进行校准。传统的时钟校准方法就是利用较高频率的系统时钟SYSCLK(13M或26M)对32K时钟直接进行测量，这种方法能够达到的精度是I/测量的系统时钟周期数，例如，如果测量误差要求为1PPM，这种方法就要求测量的时钟周期数即为100万个。实际上，对于3G无线网络，如TD-SCDMA网络，对睡眠时间的精度要求往往高达0.2PPM，而为了实现这样的睡眠定时精度，测量时间要求超过5M个SYSCLK，如果系统时钟为13M，这样的校准周期相当于接近400ms，而这样长的校准时间无疑对于系统功耗而言有较大的增加，以30mA电流估算，对于寻呼周期为1.28S的TD — SCDMA系统而言，假定I分钟测量一次，则因为时钟测量而带来的系统功耗的增加量为30mA*400ms/60s=0.2mA。
[0003]传统慢时钟校准中所用的测量方法的硬件框图如图1所示，首先，软件根据测量精度要求设置好测量周期T32k，然后通过测量起始控制位启动测量定时器，这样硬件测量便开始。图中16位计数器产生OUT信号记录当前的慢时钟周期数，而比较器根据软件预设的测量周期T32k及16位计数器的当前周期数输出值，产生供测量用的时间窗；D触发器用作将SYSYCLK和测量窗进行同步，以保证测量窗与系统时钟相位的确定性;而32位定时器在测量窗所控制的时间范围内，对SYSCLK的上升沿进行计数，从而得出T3 2k个3 2K时钟周期内所包含的系统时钟周期数。传统的时钟校准方法为了达到一定的校准精度，需要线性的增加校准时间来实现，因此如果校准精度提高一倍，则功耗开销也提高一倍;另外由于单纯依靠校准时间的增加来提高校准精度，因此慢时钟的硬件逻辑开销也要大大增加。
【实用新型内容】
[0004]本实用新型的目的是针对以上问题，提供一种降低手机系统睡眠功耗的电路，它能降低系统待机功耗，并提高睡眠时钟校准精度，可应用于手机的睡眠控制装置。
[0005]为实现以上目的，本实用新型采用的技术方案是:一种降低手机系统睡眠功耗的电路，它包括系统时钟，所述系统时钟输出端连接触发器一和计数器二的时钟管脚;所述触发器一的一个输入端与比较器连接;所述触发器一的输出端连接计数器二;所述比较器的输入端连接计数器一;所述计数器一连接外部慢时钟;所述计数器二通过与门连接触发器二;所述触发器二输出端连接计数器三的输入端;所述计数器三和触发器二的时钟管脚连接内部高频时钟;所述与门的另一个管脚连接比较器。
[0006]进一步的，所述外部慢时钟为32K晶振。
[0007]进一步的，所述计数器一为12位。
[0008]进一步的，所述计数器二和计数器三均为16位。
[0009]本实用新型的有益效果:
[0010]它利用系统时钟和高频时钟相结合的方法一起对外部自由的32K时钟进行测量，由于大部分时间仍然利用系统时钟进行测量，因此单位时间内的平均电流相比传统测量方法基本没有增加，而由于在后面测量窗的结束部分充分利用了高频时钟测量刻度更加精确的特性，从而在相同测量精度的要求下，大大缩减了测量时间，进而节省了系统功耗。
【附图说明】
[0011 ]图1为传统校准电路原理框图。
[0012]图2为本实用新型中校准电路原理框图。
[0013]图3为本实用新型中校准电路的测量时序图。
【具体实施方式】
[0014]为了使本领域技术人员更好地理解本实用新型的技术方案，下面结合附图对本实用新型进行详细描述，本部分的描述仅是示范性和解释性，不应对本实用新型的保护范围有任何的限制作用。
[0015]如图1-图3所示，本实用新型的具体结构为:一种降低手机系统睡眠功耗的电路，它包括系统时钟，所述系统时钟输出端连接触发器一和计数器二的时钟管脚;所述触发器一的一个输入端与比较器连接;所述触发器一的输出端连接计数器二;所述比较器的输入端连接计数器一;所述计数器一连接外部慢时钟;所述计数器二通过与门连接触发器二;所述触发器二输出端连接计数器三的输入端;所述计数器三和触发器二的时钟管脚连接内部高频时钟;所述与门的另一个管脚连接比较器。
[0016]优选的，所述外部慢时钟为32K晶振。
[0017]优选的，所述计数器一为12位。
[0018]优选的，所述计数器二和计数器三均为16位。
[0019]本实用新型原理:
[0020]本实用新型提出了一种基于高频时钟与系统时钟相结合的慢时钟校准技术，利用系统时钟对测量的大部分时间进行计数，而在邻近测量时间窗的末端，完成高频时钟与系统时钟的测量接力，从而使得每次测量的误差刻度降低到一个高频时钟周期，而非系统时钟周期，因而，对于固定的测量精度要求，新技术就可以在更短的时间内实现相同的测量精度，从而降低测量功耗开销，简化硬件实现。
[0021]本实用新型中，系统时钟为(13M或26M)，内部高频时钟(频率为系统时钟的整数倍)，L32K:为预设的测量时钟周期。
[0022]如图2所示，本实用新型技术在传统技术的基础上，增加了高频时钟计数器以提高在一定时间内对慢时钟的测量精度。测量的工作流程如下:
[0023]首先，同传统方法类似，软件预设要测量的慢时钟周期数N32k，而与传统方法不同的是，软件还需要预设一下在测量周期内的系统时钟的周期数，此数值可以根据外部32K晶体的频率飘逸参数进行估算，其估算方法如下:
[0024]假定飘逸范围为30ppm，则最高时钟频率为32768*(l+30ppm)约为32769Hz，如果L32K为1024，SYSCLK为13M，则系统时钟周期数的预设值为:
[0025][N32k*SYSCLK/max(F32K)—I]
[0026]=[1024*13M/32769 — I]向下取整
[0027]=406236
[0028]然后，软件通过配置测量起始控制位来触发一次测量，同传统方法相同，计数器O(12位慢时钟计数器)，比较器以及D触发器一起产生测量窗TW0，在测量时间窗内，S卩TWO为高电平后，计数器I开始工作，在计数器I计数到预设值Nsysclk之前，其输出一直为低，当计数器计数到Nsysclk后，其输出变高，从而与TWO相与并经HCLK同步后输出一个测量窗TWl，在该测量窗信号控制器，计数器2开始工作，计数器2的最终输出值就是TW2为高电平时的HCLK的周期数。如图3所示，由于TWO测试窗的最后时间段即TWl的高脉冲时间段，采用的时钟刻度为HCLK，因此最大的时钟周期误差即为1/HCLK，而假定HCLK与SYSCLK的分频比为16:1，则测量的最大误差即为1/HCLK即1/(SYSCLK*16)，因此在相同的校准时间周期内，测量误差降低了 16倍，也就是说校准精度提高了 16倍，换而言之，为了得到相同的校准精度，新技术所需要的测量时间即为传统技术的1/16，从而大大降低了时钟校准所需要的功耗。
[0029]触发器，学名双稳态多谐振荡器，是一种应用在数字电路上具有记忆功能的循序逻辑组件，可记录二进位制数字信号“I”和“O”。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器的线路图由逻辑门组合而成，其结构均由SR锁存器派生而来(广义的触发器包括锁存器)。触发器可以处理输入、输出信号和时钟频率之间的相互影响。
[0030]与门(英语:ANDgate)又称〃与电路〃、逻辑〃积〃、逻辑〃与〃电路。是执行〃与〃运算的基本逻辑门电路。有多个输入端，一个输出端。当所有的输入同时为高电平(逻辑I)时，输出才为高电平，否则输出为低电平(逻辑O)。
[0031]需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
[0032]本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本实用新型的方法及其核心思想。以上所述仅是本实用新型的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合;这些改进润饰、变化或组合，或未经改进将实用新型的构思和技术方案直接应用于其它场合的，均应视为本实用新型的保护范围。
【主权项】
1.一种降低手机系统睡眠功耗的电路，它包括系统时钟，其特征在于，所述系统时钟输出端连接触发器一和计数器二的时钟管脚;所述触发器一的一个输入端与比较器连接;所述触发器一的输出端连接计数器二;所述比较器的输入端连接计数器一;所述计数器一连接外部慢时钟;所述计数器二通过与门连接触发器二;所述触发器二输出端连接计数器三的输入端;所述计数器三和触发器二的时钟管脚连接内部高频时钟;所述与门的另一个管脚连接比较器。2.根据权利要求1所述的一种降低手机系统睡眠功耗的电路，其特征在于，所述外部慢时钟为32K晶振。3.根据权利要求1所述的一种降低手机系统睡眠功耗的电路，其特征在于，所述计数器一为12位。4.根据权利要求1所述的一种降低手机系统睡眠功耗的电路，其特征在于，所述计数器二和计数器三均为16位。
【文档编号】H04W52/02GK205693898SQ201620395302
【公开日】2016年11月16日
【申请日】2016年5月4日 公开号201620395302.8, CN 201620395302, CN 205693898 U, CN 205693898U, CN-U-205693898, CN201620395302, CN201620395302.8, CN205693898 U, CN205693898U
【发明人】张彦宇
【申请人】湖南铁道职业技术学院
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1