专利名称：频率和相位控制装置以及最大似然解码器的制作方法
技术领域：
本发明涉及一种频率和相位控制装置，以及一种最大似然解码器，并具体涉及一种基于时钟信号，对数据再现实现稳定的PLL(锁相环)相位同步的频率和相位控制装置以及最大似然解码器。
背景技术：
通常使用线速度均匀化的系统使介质上的记录密度均匀化，从而将数字数据记录到光盘介质上，如对于CD(致密盘)、DVD(数字通用盘)等所执行的。数据被记录到光盘介质上，即以标记的宽度被数字调制，从而使线记录密度均匀。从而，当从光盘介质再现数据时，可能会发生下面的不便。如果再现信号的时钟分量的频率与相位同步环电路产生的时钟信号的频率明显不同，则存在人们所不希望的不能实现相位同步的可能，或者用与再现信号的时钟分量的频率不同的频率将时钟信号伪同步。为了避免发生这些麻烦，基于再现信号中所包含的特定脉冲长度或脉冲间隔，检测再现信号的再现线速度周期，并且控制光盘的转速和相位同步环的自由振荡频率。因此，实现正常的相位同步。
图22表示日本未审公开No.2000-836602中所描述的常规的频率和相位控制装置180。频率和相位控制装置180包括波形均衡部分181，模拟/数字转换器182，低频带噪声抑制部分183，零交叉长度检测器184，帧计数器185，最大模式长度检测器186，最小模式长度检测器187，循环周期信息确定器188，频率误差检测器189，相位误差检测器190，频率控制环路滤波器191，相位控制环路滤波器192，数字/模拟转换器193和194，以及振荡器195。
波形均衡部分181加强再现信号的指定频带。模拟/数字转换器182基于再现时钟信号将再现信号转换成多位数字数据。低频带噪声抑制部分183抑制多位数字数据中所包含的低频带噪声。零交叉长度检测器184检测低频带噪声分量受到抑制的信号与零电平交叉的位置(零交点)，基于再现时钟信号计数两相邻零交点之间的采样数量(零交叉长度)，并将计数出的数量保存到寄存器中(未示出)。
帧计数器185计数和设定一帧或更大的指定周期。最大模式长度检测器186和最小模式长度检测器187分别检测指定周期(或者与被计数的相邻零交叉长度之和对应的周期)中由零交叉长度检测器184计数的零交叉长度(模式长度)的最大值和最小值。循环周期信息确定器188比较被计数的零交叉长度(模式长度)的最大值和最小值，并利用最大值与最小值的比值选择最佳数值作为循环周期信息。频率误差检测器189将循环周期信息与最大值之间的差值，或循环周期信息与最小值之间的差值转换成频率误差量，并输出频率误差量。在相位同步时检测最大值和最小值。频率误差检测器189从最大模式中寻找同步模式，将两相邻同步模式之间的间隔转换成频率误差量，并输出频率误差量。
频率控制环路滤波器191基于频率误差检测器189的输出，控制再现时钟信号，直至获得认为再现时钟信号可被视作与再现数字信号同步的状态为止。相位误差检测器190从低频带噪声分量得到抑制的信号中检测相位信息。相位控制环路滤波器192基于相位误差检测器190的输出，控制再现时钟信号，使再现时钟信号与再现数字信号同步。
振荡器195基于频率控制环路滤波器191的输出与相位控制环路滤波器192的输出经由数字/模拟转换器193与194后的和的大小，产生并振荡出再现时钟信号。
如上所述，频率和相位控制装置180检测再现信号与参考电平(零电平)交叉的位置，从而检测再现信号中所包含的特定脉冲长度(同步模式长度)。为了防止由于记录介质的记录密度增大(由于码元间干扰增大)而降低再现信号的质量，并且还为了提高格式化效率，已经出现了一种新格式标准，由此例如缩短同步模式与最大数据模式之间的距离。这种新格式标准不能精确地检测同步模式，难于稳定地实现频率同步。
例如，图16A表示出一种用于DVD的14T4T同步模式。这种同步模式具有最大数据模式11T的长码元间距离，因此而著名。此处，“T”代表时钟信号的周期。附图标记161表示采样信号。在为获得更高记录密度而开发的下一代光盘中，必须使用例如(1，7)RLL(游程长度限制)调制码元或者特定同步模式，以提高格式化效率。(1，7)RLL调制码元常用于HDD(硬盘驱动器)。图16B表示根据下面所述的本发明一个示例的同步模式P。此处，(1，7)RLL调制码元用作为记录码元。同步模式P为9T9T模式。附图标记162代表采样信号。同步模式P具有最大数据模式8T8T的更短码元间距离，从而并不著名。在9T9T同步模式P之前，必须存在2T的最小模式。例如，如图17A中所示，当由于码元间干扰等的影响，2T的最小模式不超过限幅电平163(零电平)时，将9T的模式检测成9T或更大的模式。因此，没有从二进制信号164中检测出同步模式。当2T的最小模式部分地超出限幅电平163时，如图17B中所示，则将9T的模式检测成10T的模式。因此，没有从二进制信号165中检测出同步模式。
因而，此处所述的本发明的优点在于，提供一种用于精确地检测同步模式、从而即使在再现信号的质量降低时，也能可靠地实现同步的频率和相位控制装置及其最大似然装置。
本领域技术人员通过参照附图阅读和理解下面的详细描述，显然可以得出本发明的这些和其他优点。
发明内容
根据本发明的一个方面，一种频率和相位控制装置包括信号输入部分，用于接收再现信号；模拟/数字转换部分，用于基于时钟信号将再现信号转换成多位数字信号；最大似然解码部分，用于将多位数字信号转换成二进制信号；模式检测部分，用于检测二进制信号的模式；确定部分，其基于检测结果确定多位数字信号与时钟信号彼此是否同步；以及时钟发生部分，其基于检测结果调节时钟信号的频率和相位其中至少一个，并输出经过调节的时钟信号。当确定部分的确定结果指示多位数字信号与时钟信号彼此同步时，最大似然解码部分基于第一次状态转移规则产生二进制信号；并且当确定部分的确定结果指示多位数字信号与时钟信号彼此不同步时，最大似然解码部分基于第二状态转移规则产生二进制信号。
在本发明的一个实施例中，基于由指定码元规则所定义的第一最小反转间隔，限制第一状态转移规则的状态数和状态转移路径数。基于由比第一最小反转间隔短的第二最小反转间隔，限制第二状态转移规则的状态数和状态转移路径数。
在本发明一个实施例中，第一最小反转间隔为2，第二最小反转间隔为1，基于具有第一最小反转间隔的记录码元和PR(a，b，b，a)系统的组合，第一状态转移规则包括6个状态和10个状态转移路径，基于具有第二最小反转间隔的记录码元和PR(a，b，b，a)系统的组合，第二状态转移规则包括8个状态和16个状态转移路径。
在本发明一个实施例中，第一最小反转间隔为3，第二最小反转间隔为1，基于具有第一最小反转间隔的记录码元和PR(a，b，b，a)系统的组合，第一状态转移规则包括6个状态和8个状态转移路径，基于具有第二最小反转间隔的记录码元和PR(a，b，b，a)系统的组合，第二状态转移规则包括8个状态和16个状态转移路径。
在本发明一个实施例中，第一最小反转间隔为2，第二最小反转间隔为1，基于具有第一最小反转间隔的记录码元和PR(a，b，a)系统的组合，第一状态转移规则包括4个状态和6个状态转移路径，基于具有第二最小反转间隔的记录码元和PR(a，b，a)系统的组合，第二状态转移规则包括4个状态和8个状态转移路径。
在本发明一个实施例中，第一最小反转间隔为3，第二最小反转间隔为1，基于具有第一最小反转间隔的记录码元和PR(a，b，a)系统的组合，第一状态转移规则包括4个状态和6个状态转移路径，基于具有第二最小反转间隔的记录码元和PR(a，b，a)系统的组合，第二状态转移规则包括4个状态和8个状态转移路径。
在本发明一个实施例中，第一最小反转间隔为2，第二最小反转间隔为1，基于具有第一最小反转间隔的记录码元和PR(a，b，c，b，a)系统的组合，第一状态转移规则包括10个状态和16个状态转移路径，基于具有第二最小反转间隔的记录码元和PR(a，b，c，b，a)系统的组合，第二状态转移规则包括16个状态和32个状态转移路径。
在本发明一个实施例中，第一最小反转间隔为3，第二最小反转间隔为1，基于具有第一最小反转间隔的记录码元和PR(a，b，c，b，a)系统的组合，第一状态转移规则包括8个状态和12个状态转移路径，基于具有第二最小反转间隔的记录码元和PR(a，b，c，b，a)系统的组合，第二状态转移规则包括16个状态和32个状态转移路径。
在本发明一个实施例中，第一最小反转间隔为3，第二最小反转间隔为2，基于具有第一最小反转间隔的记录码元和PR(a，b，b，a)系统的组合，第一状态转移规则包括6个状态和8个状态转移路径，基于具有第二最小反转间隔的记录码元和PR(a，b，b，a)系统的组合，第二状态转移规则包括6个状态和12个状态转移路径。
在本发明一个实施例中，第一最小反转间隔为3，第二最小反转间隔为2，基于具有第一最小反转间隔的记录码元和PR(a，b，a)系统的组合，第一状态转移规则包括4个状态和6个状态转移路径，基于具有第二最小反转间隔的记录码元和PR(a，b，a)系统的组合，第二状态转移规则包括4个状态和6个状态转移路径。
在本发明一个实施例中，第一最小反转间隔为3，第二最小反转间隔为2，基于具有第一最小反转间隔的记录码元和PR(a，b，c，b，a)系统的组合，第一状态转移规则包括8个状态和12个状态转移路径，基于具有第二最小反转间隔的记录码元和PR(a，b，c，b，a)系统的组合，第二状态转移规则径包括10个状态和16个状态转移路径。
在本发明一个实施例中，包含在所检测模式中的多个同步模式之间的间隔具有连续指定次数的指定值时，确定部分确定多位数字信号与时钟信号彼此是同步的。包含在所检测模式中的多个同步模式之间的间隔不具有连续指定次数的指定值时，确定部分确定多位数字信号与时钟信号彼此不同步。
根据本发明另一方面，一种频率和相位控制装置包括信号输入部分，用于接收再现信号；模拟/数字转换部分，其基于时钟信号将再现信号转换成多位数字信号；最大似然解码部分，用于将多位数字信号转换成二进制信号；最大交叉长度(cross length)检测部分，用于检测多个交叉长度，并检测两相邻交叉长度之和中的最大值，其中每个交叉长度表示再现信号与指定的限幅电平交叉的多个交点中两相邻交点之间的长度；最小交叉长度检测部分，用于检测多个交叉长度，并检测两相邻交叉长度之和中的最小值；以及时钟发生部分，用于基于该最大值和该最小值调节时钟信号的频率和相位其中至少之一，并输出经过调制的时钟信号。最大交叉长度检测部分基于二进制信号检测最大值。
在本发明一个实施例中，最大似然解码部分基于状态转移规则产生二进制信号。基于由指定的码元规则所定义的最小反转间隔，限制状态转移规则的状态数和状态转移路径数。
在本发明一个实施例中，最小反转间隔为2，并且，基于具有该最小反转间隔的记录码元和PR(a，b，b，a)系统的组合，状态转移规则包括6个状态和10个状态转移路径。
在本发明一个实施例中，最小反转间隔为3，并且，基于具有该最小反转间隔的记录码元和PR(a，b，b，a)系统的组合，状态转移规则包括6个状态和8个状态转移路径。
在本发明一个实施例中，最小反转间隔为2，并且，基于具有该最小反转间隔的记录码元和PR(a，b，a)系统的组合，状态转移规则包括4个状态和6个状态转移路径。
在本发明一个实施例中，最小反转间隔为3，并且，基于具有该最小反转间隔的记录码元和PR(a，b，a)系统的组合，状态转移规则包括4个状态和6个状态转移路径。
在本发明一个实施例中，最小反转间隔为2，并且，基于具有该最小反转间隔的记录码元和PR(a，b，c，b，a)系统的组合，状态转移规则包括10个状态和16个状态转移路径。
在本发明一个实施例中，最小反转间隔为3，并且，基于具有该最小反转间隔的记录码元和PR(a，b，c，b，a)系统的组合，状态转移规则包括8个状态和12个状态转移路径。
根据本发明另一方面，提供一种最大似然解码器，用于接收基于时钟信号产生的多位数字信号，和指示多位数字信号与时钟信号彼此是否同步的标记，并根据该标记将多位数字信号转换成二进制信号。当该标记指示多位数字信号与时钟信号彼此同步时，最大似然解码器基于第一状态转移规则产生二进制信号，而当该标记指示多位数字信号与时钟信号彼此不同步时，最大似然解码器基于第二状态转移规则产生二进制信号。
根据本发明的频率和相位控制装置，基于频率和相位同步状态以及频率和相位异步状态下的最大似然解码结果，检测特定模式长度(pattern length)。从而，即使在(i)再现信号的质量较差，(ii)数据与同步模式之间的距离较短，并且(iii)在同步模式之前立即或同步模式之后立即提供最小模式时，与传统技术相比也能更精确地检测同步模式长度和最小模式长度。由于能高精度地检测频率误差量和相位误差量，可稳定地使再现时钟信号同步。
根据本发明的频率和相位控制装置以及最大似然解码器，在频率和相位同步状态以及频率和相位异步状态下使用不同的状态转移规则。由于在频率和相位同步状态下采用使用码元规则的状态转移规则，可最大程度地利用最大似然解码器的性能。在频率和相位异步状态下，使用甚至能检测1T模式的状态转移规则。从而，在频率和相位同步状态以及频率和相位异步状态的所有状态下，都能更精确地检测特定模式长度。
图1所示的方框图表示根据本发明一个示例的频率和相位控制装置；图2所示的方框图表示根据本发明一个示例的最大模式检测器；图3所示的方框图表示根据本发明一个示例的最小模式检测器；图4所示的方框图表示根据本发明一个示例的循环周期信息确定器；图5所示的方框图表示根据本发明一个示例的帧计数器；图6所示的方框图表示根据本发明一个示例的同步模式间隔检测器；图7A，7B和7C表示根据本发明一个示例，用于检测频率误差信号的原理；图8A，8B和8C表示根据本发明一个示例，用于检测频率误差信号的原理；图9A，9B和9C表示根据本发明一个示例，用于检测帧间隔的原理；图10表示根据本发明一个示例，CVA再现期间的频率控制和相位控制；
图11A和11B表示根据本发明一个示例，用于检测相位误差信号的原理；图12表示根据本发明一个示例，基于具有最小码元长度2T的代码字和PR(a，b，b，a)系统的组合的状态转移；图13表示根据本发明一个示例，基于具有最小码元长度1T的代码字和PR(a，b，b，a)系统的组合的状态转移；图14A为根据本发明一个示例的最大似然解码器的方框图；图14B为根据本发明一个示例的路径存储电路的方框图；图15为根据本发明一个示例的另一频率和相位控制装置的方框图；图16A和16B表示同步模式；图17A和17B表示对同步模式的误差检测；图18表示根据本发明一个示例，基于具有最小码元长度2T的代码字和PR(a，b，a)系统的组合的状态转移；图19表示根据本发明一个示例，基于具有最小码元长度1T的代码字和PR(a，b，a)系统的组合的状态转移；图20表示根据本发明一个示例，基于具有最小码元长度2T的代码字和PR(a，b，c，b，a)系统的组合的状态转移；图21表示根据本发明一个示例，基于具有最小码元长度1T的代码字和PR(a，b，c，b，a)系统的组合的状态转移；和图22所示的方框图表示传统的频率和相位控制装置。
具体实施例方式
下面，将参照附图通过例子描述本发明。
(例1)图1所示的方框图表示根据本发明第一示例的频率和相位控制装置100。
频率和相位控制装置100包括波形均衡部分1，模拟/数字转换器2，低频带噪声抑制部分3，最大似然解码器4，二进制信号模式检测部分50，同步模式间隔检测部分11以及时钟发生部分51。
二进制信号模式检测部分50包括零交叉长度检测器5，帧计数器6，最大模式长度检测器7，最小模式长度检测器8以及循环周期信息确定器9。时钟发生部分51包括频率误差检测器10，相位误差检测器12，频率控制环路滤波器13，相位控制环路滤波器14，数字/模拟转换器15和16，加法器52以及振荡部分17。
波形均衡部分1用作信号输入部分，用于从光学头部分(未示出)等接收再现信号61，光学头从光盘介质读出数据。波形均衡部分1校正再现信号61，用于加强高频带。波形均衡部分1包括用于任意设置增加量和截止频率的滤波器。该滤波器可以为例如高阶脉动滤波器(a high-order ripple filter)。模拟/数字转换器2基于再现时钟信号63，将波形均衡部分1输出的再现信号(用62标注的模拟信号)转换成多位数字信号64。低频带噪声抑制部分3抑制多位数字信号64中所包含的低频带噪声分量。低频带噪声抑制部分3包括用于检测多位数字信号64中所包含的DC分量的电路，和用于从多位数字信号64中去除所检测出的DC分量的电路。低频带噪声抑制部分3输出低频带噪声分量受到抑制的多位数字信号65。
最大似然解码器4使用维特比算法(a Viterbi algorithm)对多位数字信号65进行最大似然解码，将多位数字信号65转换成二进制信号66。最大似然解码器4基于同步模式间隔检测器11输出的同步确认标记67，改变状态转移规则的状态数和状态转移数。
基于从最大似然解码器4输出的二进制信号66，零交叉长度检测器5连续地检测再现信号61与限幅电平(零电平)交叉的位置。换言之，在这些位置处再现信号61从“1”变为“0”或者从“0”变为“1”。零交叉长度检测器5基于再现时钟信号63，计数两相邻零交点之间的采样数量，并将计数值作为零交叉长度保存在寄存器(未示出)中。零交叉长度检测器5输出表示两相邻零交叉长度之和的信号68。帧计数器6基于信号68和再现时钟信号63，计数并设定一帧或更大的特定周期。帧计数器6输出表示设定的周期的信号69。
最大模式长度检测器7在信号69所表示的周期中，检测两相邻零交叉长度之和中的最大值，并将该最大值作为最大模式长度保存到寄存器(未示出)中。最大模式长度检测器7输出表示最大模式长度的信号70。最小模式长度检测器8在信号69所表示的周期中，检测两相邻零交叉长度之和中的最小值，并将该最小值作为最小模式长度保存在寄存器(未示出)中。最小模式长度检测器8输出表示最小模式长度的信号71。循环周期信息确定器9比较信号70表示的最大模式长度与信号71表示的最小模式长度，并使用最大模式长度与最小模式长度的比值(比较结果)，选择最佳数值作为循环周期信息，并输出表示最佳数值的选择信号72。
频率误差检测器10将选择信号72代表的数值与最大模式长度之间的差值，或者选择信号72所代表的数值与最小模式长度之间的差值，转换成频率误差量，并输出表示频率误差量的信号73。在时钟同步时检测最大模式长度和最小模式长度。
同步模式间隔检测器11使用信号68、最大模式长度检测器7输出的同步确定标记74和从循环周期信息确定器9输出的表示同步模式长度的标记75，检测同步模式的位置。同步模式间隔检测器11基于所检测出的同步模式的位置，检测相邻同步模式之间的间隔(同步模式间隔)。当该间隔为连续指定次数的指定数值时，同步模式间隔检测器111输出同步确定标记67。
相位误差检测器12从多位数字信号65中检测多位数字信号64的相位信息。相位误差检测器12输出表示相位信息的信号76。频率控制环路滤波器13使用信号73表示的频率误差量，对再现时钟信号63进行频率控制，直至获得认为再现时钟信号63与多位数字信号64同步的状态为止。相位误差环路滤波器14使用信号76对再现时钟信号63进行相位控制，使再现时钟信号63与多位数字信号64同步。
数字/模拟转换器15将频率控制环路滤波器13输出的数字信号77转换成模拟信号79，并输出模拟信号79。数字/模拟转换器16将相位控制环路滤波器14输出的数字信号78转换成模拟信号80，并输出模拟信号80。加法器52输出通过将模拟信号79和80相加得到的信号81。振荡器17基于信号81产生再现时钟信号63。
将进一步描述频率和相位控制装置100的操作。
波形均衡部分1校正再现信号61，以加强高频带。模拟/数字转换器2基于再现时钟信号63，将波形均衡部分1输出的再现信号62转换成多位数字信号64。多位数字信号64与再现时钟信号63同相。基于再现时钟信号63，执行在这一阶段后进行的所有数据处理(计数等)。将所采样的多位数字信号64输入低频带噪声抑制部分3，并抑制其低频带噪声分量。
低频带噪声分量受到抑制的信号65输入最大似然解码器4，并被转换成用“1”或“0”表示的二进制信号66。最大似然解码器4基于同步确认标记67，改变状态转移规则的状态数和状态转移数，其中同步确认标记67用于识别同步模式间隔检测器11输出的异步状态和同步状态。二进制信号66输入到零交叉长度检测器5。
零交叉长度检测器5连续地检测二进制信号66从“1”变成“0”或从“0”变成“1”的位置。基于再现时钟信号63，零交叉长度检测器5计数两相邻零交点之间的采样数，并将计数值作为零交叉长度保存到寄存器(未示出)中。最大模式长度检测器7和最小模式长度检测器8在由帧计数器6设定的周期中，分别检测两相邻零交叉长度之和中的最大值和最小值，并将最大值或最小值保存到寄存器(未示出)中。从而，获得与多位数字信号64的线速度周期成反比的信息。
循环周期信息确定器9比较最大模式长度与最小模式长度，并使用最大模式长度与最小模式长度的比值(比较结果)，选择最佳数值作为循环周期信息。循环周期信息确定器9将表示最佳数值的选择信号72输出至频率误差检测器10。基于选择信号72，频率误差检测器10将循环周期信息与最大模式长度之间的差值或者循环周期信息与最小模式长度之间的差值转换成频率误差，并确定用于对再现时钟信号63进行频率控制的频率误差量。
同步模式间隔检测器11用作确定部分，用于基于由二进制信号模式检测部分50获得的二进制信号66的模式的检测结果，确定多位数字信号64与再现时钟信号63彼此是否同步。同步模式间隔检测器11使用表示零交叉长度检测器5输出的两相邻零交叉长度之和的信号68、最大模式长度检测器7输出的同步确定标记74以及循环周期信息确定器9输出的表示同步模式长度的信号75，检测同步模式的位置。同步模式间隔检测器11基于所检测出的同步模式的位置，检测两相邻同步模式之间的间隔。当该间隔为连续指定次数的指定数值时，同步模式间隔检测器11确定多位数字信号64与再现时钟信号63处于同步状态。否则，同步模式间隔检测器11确定多位数字信号64与再现时钟信号63处于异步状态。同步模式间隔检测器11将表示确定结果的同步确定标记输出给最大似然解码器4。即使在将多位数字信号64与再现时钟信号63置于同步状态之后，当同步模式间隔并非为连续多次的指定数值时，同步模式间隔检测器11也确定多位数字信号64与再现时钟信号63处于异步状态。
相位误差检测器12使用从低频带噪声抑制部分3得到的多位数字信号65，检测多位数字信号64的相位信息，从而确定对再现时钟信号63和多位数字信号64进行相位同步控制的相位误差量。
频率控制环路滤波器13控制再现时钟信号63的频率，直至获得认为再现时钟信号63与多位数字信号64同步的状态为止。使用通过频率误差量检测器10确定的频率误差量，进行这种控制。数字/模拟转换器15将频率控制环路滤波器13输出的数字信号77转换成模拟信号79，并输出该模拟信号79。
相位控制环路滤波器14使用由相位误差检测器12确定的相位误差量，进行相位控制，使再现时钟信号63与多位数字信号64同步。数字/模拟转换器16将相位控制环路滤波器14输出的数字信号78转换成模拟信号80，并输出该模拟信号80。
加法器52将模拟信号79与模拟信号80加在一起，振荡器17基于相加结果产生再现时钟信号63。
上述系列操作使再现时钟信号63的频率和相位与多位数字信号64的时钟分量的频率和相位同步。从而，可使用再现时钟信号63再现出记录到光盘介质上的数据。
根据本发明第一示例，基于从最大似然解码器4输出的脉冲串的游程(run-lengths)长度的组合，确定从光盘介质再现出的数据的特定模式长度(图16B中同步模式P的长度，即所检测出的最大模式长度)和最小模式长度。无论再现时钟信号63与多位数字信号64处于频率和相位同步状态，还是处于频率和相位异步状态，最大似然解码器4使用不同的状态转移规则。
下面，将更详细地描述根据第一示例的频率和相位控制装置100。
将描述最大似然解码器4。在本例中，记录码元具有最小码元长度2T(T为与再现信号61中所包含的记录码元的一个比特对应的周期，也是再现时钟信号63的周期)。假定为PR(a，b，b，a)系统最大似然解码器4使用维特比算法。此处“a”和“b”为任意数字。
图12表示状态转移，其表示最大似然解码器4所用的第一状态转移规则。假设图12中所示的状态转移具有结合了具有最小反转间隔2T的记录码元(最小码元长度)与PR(a，b，b，a)系统。由指定的码元规则定义最小反转间隔。基于最小反转间隔限制第一状态转移规则的状态数和状态转移数。当使用具有最小码元长度2T的记录码元时，编码字符串既不包括模式“010”也不包括模式“101”。在此情形中，第一状态转移规则局限于具有6个状态和10个路径。可将基于6个状态和10个路径计算出的信号电平归纳于表1中。在表1中，“k”为表示时间的整数，在时间k-1时的状态为S(bk-3，bk-2，bk-1)。
表1基于具有最小反转间隔2T的记录码元与PR(a，b，b，a)系统的组合的状态转移
结果，有“0”，“a”，“2a”，“2b”，“a+b”，“a+2b”和“2a+2b”7个信号电平。这7个信号电平的值为最大似然解码器4进行最大似然解码时所使用的阈值。
在异步状态下，再现数据串可包括1T，如下面更详细描述的，根据指定的码元规则这是不可能存在的。例如，在将再现信号62转换成多位数字信号64，并且再现时钟信号63的频率低于所输入的再现信号的频率(大约一半)时，可以规定2T为1T。为了识别再现时钟信号63的频率低于被取样信号的频率这样一种状态，必需检测1T。从而，在异步状态，最大似然解码器4根据第二状态转移规则执行最大似然解码，由此具有8个状态和16个路径。图13中示出了第二状态转移规则。假设图13中示出的状态转移结合了具有最小反转间隔1T的记录码元与PR(a，b，b，a)系统。基于比指定码元规则定义的最小反转间隔2T更小的最小反转间隔1T，限制第二状态转移规则的状态数和状态转移数。
由同步模式间隔检测器11输出的同步确认标记确定多位数字信号64与再现时钟信号63是处于同步状态还是处于异步状态。可以将基于8个状态和16个路径计算出的信号电平归纳于表2中。在表2中，“k”为表示时间的整数，时间k-1时的状态为S(bk-3，bk-2，bk-1)。
表2基于具有最小反转间隔1T的记录码元与PR(a，b，b，a)系统的组合的状态转移
结果，有“0”，“a”，“b”，“2a”，“2b”，“a+b”，“2a+b”，“a+2b”和“2a+2b”9个信号电平。下面，将这9个信号电平的值表示为di(i＝0到8)。这9个信号电平的值为最大似然解码器4进行最大似然解码时所使用的阈值电平。
图14A所示的方框图表示最大似然解码器4的具体结构。最大似然解码器4包括分支度量计算电路34、路径度量计算电路35和路径存储电路36。分支度量计算电路34计算(在每个信道时钟输入的)低频带噪声分量受到抑制的多位数字信号的分支度量，和分支度量(其是9个阈值电平di(i＝0到8)的均方误差)。具体而言，分支度量计算电路34计算由公式(1)表示的分支度量BMk(i)。
BMk(i)＝(yk-di)2公式(1)此处，yk为低频带噪声分量受到抑制的再现数字信号，di(i＝0，1，...，8)为9个阈值电平。
之后，路径度量计算电路35将针对每个信道时钟的分支度量累加，以计算路径度量。具体而言，路径度量电路电路35计算由公式(2)所表示的路径度量PMkSi。
PMkS0＝min[PMk-1S0+BMk(1)，PMk-1S5+BMk(3)]PMkS1＝min[PMk-1S0+BMk(1)，PMk-1S5+BMk(3)]PMkS6＝min[PMk-1S1+BMk(2)，PMk-1S7+BMk(5)]PMkS2＝min[PMk-1S1+BMk(5)，PMk-1S7+BMk(6)]PMkS3＝min[PMk-1S3+BMk(8)，PMk-1S2+BMk(7)]PMkS4＝min[PMk-1S3+BMk(7)，PMk-1S2+BMk(4)]PMkS7＝min[PMk-1S4+BMk(6)，PMk-1S6+BMk(5)]PMkS5＝min[PMk-1S4+BMk(5)，PMk-1S6+BMk(2)]公式(2)在公式(2)中，“min”为数学符号。例如，“min[a，b]”表示a和b中较小的一个(当a＝b时，min[a，b]要么表示a，要么表示b)。
路径度量计算电路35根据公式(3)到(10)，计算选择信号[se10，se11，se12，se13，se14，se15，se16，se17]，用于选择路径度量最小的数据串，即最可能的数据串。并将结果输出给路径存储电路36。
当PMk-1S0+BMk(0)≥PMk-1S5+BMk(1)时，Se10＝1当PMk-1S0+BMk(0)＜PMk-1S5+BMk(1)时，Se10＝0公式(3)当PMk-1S0+BMk(1)≥PMk-1S5+BMk(3)时，Se11＝1当PMk-1S0+BMk(1)＜PMk-1S5+BMk(3)时，Se11＝0公式(4)当PMk-1S1+BMk(2)≥PMk-1S7+BMk(5)时，Se12＝1当PMk-1S1+BMk(2)＜PMk-1S7+BMk(5)时，Se12＝0公式(5)当PMk-1S1+BMk(5)≥PMk-1S7+BMk(6)时，Se13＝1当PMk-1S1+BMk(5)＜PMk-1S7+BMk(6)时，Se13＝0公式(6)当PMk-1S3+BMk(8)≥PMk-1S2+BMk(7)时，Se14＝1当PMk-1S3+BMk(8)＜PMk-1S2+BMk(7)时，Se14＝0公式(7)当PMk-1S3+BMk(7)≥PMk-1S2+BMk(4)时，Se15＝1当PMk-1S3+BMk(7)＜PMk-1S2+BMk(4)时，Se15＝0公式(8)当PMk-1S4+BMk(6)≥PMk-1S6+BMk(5)时，Se16＝1当PMk-1S4+BMk(6)＜PMk-1S6+BMk(5)时，Se16＝0公式(9)当PMk-1S4+BMk(5)≥PMk-1S6+BMk(2)时，Se17＝1当PMk-1S4+BMk(5)＜PMk-1S6+BMk(2)时，Se17＝0公式(10)图14B为路径存储电路36的示意电路结构。路径存储电路36包括多个触发电路(flip-flop circuit)141和多个选择器142。路径存储电路36存储指定的候选字符串，并根据从路径度量计算电路35接收到的选择信号[se10，se11，se12，se13，se14，se15，se16，se17]，选择最可能的数据串。然后，路径存储电路36将所选择的数据串保存到未示出的存储器(寄存器)中。最后，路径存储电路36输出表示“1”或“0”的二进制信号。
如果同步模式间隔检测器11输出的同步确认标记67表示同步状态，则删除图13中由虚线所代表的状态和路径。根据图12中所示的第一状态转移规则进行解码。即，路径度量计算电路35从公式(2)中删除图13中虚线所代表的状态和路径，并计算由公式(11)所表示的路径度量PMkS1。
PMkS0＝min[PMk-1S0+BMk(0)，PMk-1S5+BMk(1)]PMkS1＝min[PMk-1S0+BMk(1)，PMk-1S5+BMk(3)]PMkS2＝PMk-1S1+BMk(5)PMkS3＝min[PMk-1S3+BMk(8)，PMk-1S2+BMk(7)]PMkS4＝min[PMk-1S3+BMk(7)，PMk-1S2+BMk(4)]PMkS5＝PMk-1S4+BMk(5)公式(11)在用于选择使公式(3)到(10)中的路径度量最小的最可能数据串的信号中，路径度量计算电路35仅计算符合公式(11)的选择信号[se10，se11，se14，se15]。然后，路径度量计算电路35将选择信号[se10，se11，se14，se15]输出给路径存储电路36。路径存储电路36存储指定的候选字符串，并根据从路径计算电路35接收的选择信号[se10，se11，se14，se15]中选择最可能的数据串。接下来，路径存储电路36将所选择的数据串保存在未示出的存储器(寄存器)中。最后，路径存储电路36输出表示“1”或“0”的二进制信号。当增大用于存储数据串的路径存储电路36的存储长度时，选择精确数值的概率更高；不过，当存储长度过长时，会过度地增大电路尺度。从而，检测出精确数值的概率与电路尺度之间具有一种权衡关系。按情况决定对性能和电路尺度中哪一个给予更高优先权。
图2表示最大模式长度检测器器7。最大模式长度检测器7包括同步模式确定器20、比较器22和寄存器21。与最大模式长度检测器7相连的零交叉长度检测器5，包括寄存器18和19。零交叉长度检测器5将零交叉长度(计数值18a)保存到寄存器18和19中。同步模式确定器20比较寄存器18和19中所保存的计数值，并确定所检测的模式是否为同步模式。比较器22将寄存器18和19中保存的计数值之和与寄存器21中目前为止寄存的数值进行比较。信号68中包含这些计数值和和值。
仅当同步模式确定器20确定所检测的模式为同步模式，并且比较器22进一步确定新数值大于前一数值时，同步模式确定器20和比较器22才将更新允许信号20a和22a输出给寄存器21，以更新寄存器21。
例如，在上述的下一代光盘介质中记录的数据串，包括9T9T同步模式的连续模式。当基于再现时钟信号63(其与多位数字信号64的时钟分量同步)进行计数时，即当再现时钟信号63的频率在同步时等于再现时钟信号63的频率时，如图7A中所示，同步模式长度为9T+9T＝18T。当再现时钟信号63按照多位数字数据64的时钟分量频率的两倍高的频率振荡时(即，当再现时钟信号63的频率在同步时是再现时钟信号63的频率的两倍高时)，如图7B中所示，同步模式长度为18T+18T＝36T。当再现时钟信号63按照多位数字数据64的时钟分量的一半频率进行振荡时(即，当再现时钟信号63的频率在同步时为再现时钟信号63的频率的1/2时)，如图7C中所示，同步模式长度为4.5T+4.5T＝9T。(实际上，同步模式长度不会被计数为4.5T，从而为5T+4T或4T+5T。)因此，当多位数字信号64与再现时钟信号63彼此不同步时，检测不到18T的模式。所检测的同步模式长度与18T之间的差值为循环周期信息。
基本上，无论再现时钟信号63的频率如何，两相邻数值的比值都为1∶1。考虑到检测变化，通过在只要寄存器19的数值处于寄存器18的数值的±1内时就确定存在同步模式，同步模式确定器20从再现信号中找出同步模式。
图3表示最小模式检测器8。最小模式检测器8包括最小反转模式确定器25，寄存器26和比较器27。最小反转模式确定器25比较寄存器18和19中保存的计数值，并确定所检测的模式是否为最小反转模式。比较器27比较寄存器18和19中所保存的计数值之和与寄存器26中目前为止寄存的数值。
只有当最小模式确定器25确定所检测模式是最小模式，并且比较器27进一步确定新数值小于前一数值时，同步模式确定器25和比较器27才将更新允许信号25a和27a输出给寄存器26，以更新寄存器26。
例如，在上述下一代光盘介质中记录的数据串，包括2T2T的最小反转模式。当基于再现时钟信号63(与多位数字数据64的时钟分量同步)进行计数时，即当再现时钟信号的频率在同步时等于再现时钟信号63的频率时，如图8A中所示，最小反转模式长度为2T+2T＝4T。当再现时钟信号63按照多位数字数据64的时钟分量频率的两倍高的频率振荡时(即，当再现时钟信号63的频率在同步时是再现时钟信号63的频率的两倍高时)，如图8B中所示，最小反转模式长度为4T+4T＝8T。当再现时钟信号63按照多位数字数据64的时钟分量的一半频率进行振荡时(即，当再现时钟信号63的频率在同步时为再现时钟信号63的频率的1/2时)，如图8C中所示，最小反转模式长度为1T+1T＝2T。因此，当多位数字信号64与再现时钟信号63彼此不同步时，检测不到4T的模式。所检测的同步模式长度与4T之间的差值为循环周期信息。
如同同步模式的情形，无论再现时钟信号63的频率如何，基本上两相邻数值的比值都为1∶1。考虑到检测变化，通过只要寄存器19的数值处于寄存器18的数值的±1内时就确定存在最小反转模式，最小反转模式确定器25从再现信号中找出最小反转模式。
因而，最大模式长度检测器7与最小模式长度检测器8一起，能够稳定地检测到同步模式和最小反转模式，无需依赖再现时钟信号63的频率的改变。
图4表示循环周期信息确定器9。循环周期信息确定器9包括寄存器28、寄存器29和比较器30。寄存器28保存在由帧计数器6输出的信号69中所包含的帧标记设定的周期中的同步模式长度的最大值。寄存器29保存最小反转模式长度的最小值。基于寄存器28所保存的数值和寄存器29所保存的数值，比较器30产生选择信号72，用于选择最佳的循环周期信息。
例如，在上述的下一代光盘介质中，同步模式为9T+9T＝18T，最小反转模式为2T+2T＝4T。即使改变再现时钟信号63的频率，两者的比值即9∶2也保持不变。因而，当寄存器28的数值减去两个最不重要的位，即原始数值的1/4，处于寄存器29的数值的±1内时，输出选择信号，从而可使用能高精度检测的同步模式长度作为循环周期信息。否则，输出选择信号，使用能高精度检测的最小反转模式长度作为循环周期信息。因此，可使用检测结果进行有效控制，因而高速地进行频率控制。对于寻道操作以及对于再现而言，当难以检测同步模式时，优先检测最小反转模式，并使用最小反转模式进行控制。从而，可执行频率控制。表示同步模式长度的信号75和表示最小反转模式长度的信号75a输出至频率误差检测器10。
图5表示帧计数器6。帧计数器6包括选择器31、计数值设置电路32、匹配电路33和计数器34。选择器31接收图4中所示的循环周期信息确定器9输出的信号72、75和75a，并基于选择信号72，选择信号72、75和75a其中之一。计数值设置电路32基于选择器31所选择的信号，确定下一计数值。当用于基于再现时钟信号63进行计数的计数值设置电路32的输出与计数器34的输出彼此匹配时，匹配电路33输出包含帧标记的信号69。由匹配电路33输出的帧标记将计数器34复位。
例如，在上述的下一代光盘中，如图9A中所示，同步模式91以每计数值1932T一个的比例，等距离地分布在再现数据92中。在基于再现时钟信号63检测同步模式之间的间隔时，同步模式之间的间隔随再现时钟信号63的频率与多位数字信号64的时钟分量的频率之间的偏差而变。当再现时钟信号63的频率为多位数字数据64的时钟分量的频率的1/2时(即，当再现时钟信号63的频率为相位同步时再现时钟信号63的频率的1/2时)，如图9C中所示，基于再现时钟信号63，检测出同步模式之间的间隔为计数值966T。当再现时钟信号63的频率为多位数字数据64的时钟分量的频率的两倍高时(即，当再现时钟信号63的频率为相位同步时再现时钟信号63的频率的两倍高时)，如图9B中所示，基于再现时钟信号63检测出同步模式之间的间隔为计数值3864T。
在再现时钟信号63的频率受到控制时，检测同步模式的间隔随时间的变化。不过，即使改变再现时钟信号63的频率，同步模式间隔与同步模式长度的比值也不会改变，为1392/18，并且同步模式间隔与最小反转模式长度的比值为1932/4。从而，当选择器31选择同步模式长度作为循环周期信息时，计数值设置电路32可将选择器31的输出信号增加8位(可以用256乘以原始数值)。由此，循环周期信息的检测周期可以大约为2.4帧(“帧”为受同步模式限定的数据单位)。当选择器31选择最小反转模式长度作为循环周期信息时，计数值设置电路32可将选择器31的输出信号增加9位(可以用512乘以原始数值)。由此，循环周期信息的检测周期可以大约为1帧。通过改变计数值设置电路32处理的位数，可以处理计数值。
基于同步信息的检测周期中包括至少一个同步模式这一条件，帧计数器6的这些功能能够优化循环周期信息的检测周期。因而，可以以增大的速度使再现时钟信号63的频率同步。除非用于检测循环周期信息的一个周期中包括一个同步模式，否则不能从同步模式长度中得出频率误差。从而，一个周期需要包括至少一个同步模式。如果用于检测循环周期信息的一个周期固定，那么取决于频率误差量，该周期不存在同步模式或者存在超过必须数量的同步模式。在此情形中，同步模式的检测精度和检测效率降低，这减缓了频率控制的反馈。结果，同步需花费更多时间。
频率误差检测器10根据以下原理产生频率误差量。
例如，在上述的下一代光盘介质中记录的数据串，包括9T9T同步模式和2T2T最小反转模式这两个模式。在基于再现时钟信号63(其与多位数字数据64的时钟分量同步)进行计数时，如图7A和8A中所示，同步模式长度和最小反转模式长度分别为18T和4T。当再现时钟信号63以多位数字数据64的时钟分量频率的两倍高的频率振荡时，如图7B和8B中所示，同步模式长度和最小反转长度分别为36T和8T。当再现时钟信号63以多位数字数据64的时钟分量频率的一半的频率振荡时，如图7C和8C中所示，同步模式长度和最小反转长度分别为9T和2T。从而，当多位数字信号64与再现时钟信号63彼此不同步时，既未检测到18T的模式，也未检测到4T的最小反转模式。所检测出的同步模式长度减去18T，或者所检测出的最小反转模式长度减去4T，为频率误差信号的数值。由循环周期信息检测器9决定使用哪个数值。
例如，在将旋转记录介质的电机的转速设为恒定的CAV再现中，从记录介质的内部区域到外部区域，再现数据的线速度改变。参照图10，假设例如在介质的内部区域中位置A处，与再现数据的频率同步的频率为20MHz，在介质的外部区域中位置B处，该频率为40MHz，并且从振荡器17输出的再现时钟信号63与位置A处再现数据(多位位数字信号64)的时钟分量同步。阴影区域102和103分别表示可读区域。假设再现装置的读出元件在位置A处完成再现数据(周期104)，然后寻道到位置B。在寻道操作开始后不久(周期105)，再现时钟信号63的频率63a为20MHz。在此状态下，再现时钟信号63的频率63a为再现数据64的时钟分量频率的一半。从而，在位置B处，在基于再现时钟信号63进行计数时，同步模式长度为9T，其为在同步时检测出的18T的一半。同样，在位置B处检测出的最小反转模式长度为2T，其为同步时检测出的4T的一半。由于同步模式长度与最小反转模式长度满足9∶2的比值，所以循环周期信息确定器9确定该同步模式长度为可靠数值。然后，频率误差检测器10输出表示9T-18T＝-9T的频率误差信号(所检测出的同步模式长度减去相位同步时的同步模式长度)。由于所得到的频率误差信号具有负值，所以确定再现时钟信号63的频率63a低于再现数据中所包含的时钟分量的频率。从而，通过频率控制环路滤波器13和数字/模拟转换器15，沿着使振荡器17输出的再现时钟信号63的频率63a增大的方向反馈(周期106)，并且在图10中位置C处检测到18T的同步模式长度。从而，完成频率控制。当频率控制完成时，开始相位同步，可使再现时钟信号63的相位与再现数据的相位同步(周期107)。通过在寻道操作过程中反馈频率误差量，可缩短寻道操作后相位同步所需的时间。
图6表示同步模式间隔检测器11。同步模式间隔检测器11包括同步模式位置检测器85，比较器86，比较器37，间隔检测计数器38，间隔比较器39，标记计数器40和41，以及同步状态确定电路42。
比较器86比较表示同步模式长度的信号75与同步模式长度的定义值86b，并输出比较结果。比较器37比较寄存器18的输出和寄存器19的输出之和与同步模式的定义值86b，并输出比较结果。同步模式位置检测器85使用同步确定标记74、比较器86的输出以及比较器37的输出，检测同步模式的位置，并输出同步模式标记85a。间隔检测计数器38计数同步模式标记85a之间的间隔，并输出表示针对每个同步模式标记85a所检测出的同步模式间隔的信号38a。同时，将间隔检测计数器38复位和初始化。间隔比较器39确定同步模式间隔是否满足指定条件。当满足指定条件时，标记计数器40计数。当不满足指定条件时，标记计数器41计数。标记计数器40和41按彼此相反的条件复位。标记计数器40和41的计数值分别表示相同的同步模式间隔被计数的次数。当次数与外部寄存器保存的指定值相匹配时，同步状态确定电路42根据指定规则确定控制状态，并输出表示多位数字信号64与再现时钟信号63是处于频率和相位同步状态还是处于频率和相位异步状态的同步确认标记。据此，自动切换最大似然解码器4的控制状态。
例如，在上述的下一代光盘中，当再现时钟信号63与多位数字数据64同步时，只要频率和相位控制装置100正常工作，同步模式位置检测器85就每隔1932个计数值检测同步模式标记，并且同步间隔计数器38输出同步模式间隔的计数值，即1932。即使考虑到检测失败，在频率和相位同步状态下应当连续多次地检测同步模式。当对于连续的指定次数，即标记计数器41连续计数到指定计数值时，未能检测出同步模式，则认为频率和相位控制装置100处于异常状态，并进行频率和相位的重新同步。由于具有这种功能，频率和相位控制装置100能识别控制的异常状态。当其确定频率和相位控制装置100处于异常状态时，频率和相位控制装置100执行自恢复操作。从而，频率和相位控制装置100可以在缩短的时间周期内恢复。
相位误差检测器12基于图11A和11B中所示的原理，使再现数据中包含的时钟分量的相位与再现时钟信号63的相位同步。图11A表示再现时钟信号63的相位比多位数字数据64的时钟分量的相位稍有延迟的状态。黑圈A、B、C和D分别表示零交点附近再现信号的采样点。例如，假设再现信号由连续的2T4T3T波形构成。可使用上升沿(B和D)处采样点的信息，并反转下降沿(A和C)处采样点的极性，检测相位的偏移量。可认为每个采样点的振幅分量被转换成在时间方向采样相位的偏移。考虑上升沿和下降沿，产生表示零交点附近的再现信号的振幅分量的信号。当检测出信号具有正值时，意味着再现时钟信号63的相位相对于再现信号的时钟分量的相位发生延迟。从而，增大再现时钟信号63的频率，沿着使相位超前的方向反馈再现时钟信号63。相反，当检测出信号具有负值时，意味着再现时钟信号63的相位相对于再现信号的时钟分量的相位超前。从而，减小再现时钟信号63的频率，沿着使相位延迟的方向反馈再现时钟信号63。通过这种控制，相位误差量接近于零，从而可使再现时钟信号63的相位与再现数据的时钟分量的相位同步。图11B表示再现时钟信号63的相位与再现数据的时钟分量的相位同步的情形。
根据本发明第一示例的频率和相位控制装置100，基于频率和相位同步状态及频率和相位异步状态这两种状态下的最大似然解码结果，检测特定模式长度。从而，即使当(i)再现信号的质量较差，(ii)数据与同步模式之间的距离较短，以及(iii)在同步模式之前或之后立即提供最小模式时，与传统技术相比，也能更精确地检测同步模式长度和最小模式长度。由于可高精度地检测频率误差量和相位误差量，所以可稳定地使再现时钟信号同步。
根据频率和相位控制装置100，在频率和相位同步状态以及频率和相位异步状态下，使用不同的状态转移规则。在频率和相位同步状态下，采用使用码元规则的状态转移规则。因而，可最大程度地利用最大似然解码器4的性能。在频率和相位异步状态下，使用甚至能检测1T模式的状态转移规则。因而，在频率和相位同步状态以及频率和相位异步状态的所有状态下，都能更精确地检测特定模式长度。
(例2)图15所示的方框图表示根据本发明第二示例的频率和相位控制装置200。
频率和相位控制装置200包括波形均衡部分1，模拟/数字转换器2，低频带噪声抑制部分3，最大似然解码器4，第一零交叉长度检测部分50a，第二零交叉长度检测部分50b，帧计数器6以及时钟发生部分51a。
第一零交叉长度检测部分50a包括第一零交叉长度检测器5a和最大模式长度检测器7。第二零交叉长度检测部分50b包括第二零交叉长度检测器5b和最小模式长度检测器8。时钟发生部分51a包括循环周期信息确定器9，频率误差检测器10，相位误差检测器12，频率控制环路滤波器13，相位控制环路滤波器14，数字/模拟转换器15和16，加法器52以及振荡部分17。
波形均衡部分1用作信号输入部分，用于从光学头部分(未示出)等接收再现信号61，光学头部分从光盘介质读出数据。波形均衡部分1校正再现信号61，用于加强高频带。波形均衡部分1包括用于任意设置增加量和截止频率的滤波器。该滤波器可以为例如高阶脉动滤波器。模拟/数字转换器2基于再现时钟信号63，将波形均衡部分1输出的再现信号(用62标注的模拟信号)转换成多位数字信号64。低频带噪声抑制部分3抑制多位数字信号64中所包含的低频带噪声分量。低频带噪声抑制部分3包括用于检测多位数字信号64中所包含的DC分量的电路，和用于从多位数字信号64中减去所检测出的DC分量的电路。
最大似然解码器4使用维特比算法对多位数字信号65进行最大似然解码，将低频带噪声分量受到抑制的多位数字信号65转换成二进制信号66。
基于从最大似然解码器4输出的二进制信号66，第一零交叉长度检测器5a连续地检测再现信号61与限幅电平(零电平)交叉的位置。换言之，在这些位置处，再现信号61从“1”变为“0”或者从“0”变为“1”。第一零交叉长度检测器5a基于再现时钟信号63，计数两相邻零交点之间的采样数，并将计数值保存到寄存器(未示出)中，作为零交叉长度。第一零交叉长度检测器5a输出表示两相邻零交叉长度之和的信号68a。第二零交叉长度检测器5b从低频带噪声分量受到抑制的多位数字信号65中，连续地检测再现信号61与限幅电平(零电平)交叉的位置。第二零交叉长度检测器5b基于再现时钟信号63，计数两相邻零交点之间的采样数，并将计数值作为零交叉长度保存到寄存器(未示出)中。第二零交叉长度检测器5b输出表示两相邻零交叉长度之和的信号68b。帧计数器6基于信号68a和68b以及再现时钟信号63，计数和设置一帧或更长的具体周期。帧计数器6输出表示所设置周期的信号69。
最大模式长度检测器7检测由信号69所表示的周期中两相邻零交叉长度之和中的最大值，并将该最大值作为最大模式长度保存到寄存器(未示出)中。最大模式长度检测器7输出表示最大模式长度的信号70。最小模式长度检测器8检测由信号69所表示的周期中两相邻零交叉长度之和中的最小值，并将该最小值作为最小模式长度保存到寄存器(未示出)中。最小模式长度检测器8输出表示最小模式长度的信号71。循环周期信息确定器9比较信号70所表示的最大模式长度与信号71所表示的最小模式长度，并使用最大模式长度与最小模式长度的比值(比较结果)选择最佳数值作为循环信息，并输出表示最佳数值的选择信号72。
频率误差检测器10将选择信号72所表示的数值与最大模式长度之间的差值，或者选择信号72所表示的数值与最小模式长度之间的差值，转换成频率误差量，并输出表示频率误差量的信号73。在时钟同步时检测最大模式长度和最小模式长度。
相位误差检测器12从多位数字信号65中检测多位数字信号64的相位信息。相位误差检测器12输出表示相位信息的信号76。频率控制环路滤波器13使用信号73所表示的频率误差量，对再现时钟信号63进行频率控制，直至获得认为再现时钟信号63与多位数字信号64同步的状态为止。相位误差环路滤波器14使用信号76对再现时钟信号63进行相位控制，使再现时钟信号63与多位数字信号64同步。
数字/模拟转换器15将频率控制环路滤波器13输出的数字信号77转换成模拟信号79，并输出模拟信号79。数字/模拟转换器16将相位控制环路滤波器14输出的数字信号78转换成模拟信号80，并输出模拟信号80。加法器52输出通过将模拟信号79与80相加得到的信号81。振荡器17基于信号81产生再现时钟信号63。
将进一步描述频率和相位控制装置200的操作。
波形均衡部分1校正再现信号61，以加强高频带。模拟/数字转换器2基于再现时钟信号63，将波形均衡部分1输出的再现信号62转换成多位数字信号64。多位数字信号64与再现时钟信号63同相。基于再现时钟信号63执行该阶段之后要执行的所有数据处理(计数等)。将采样的多位数字信号64输入低频带噪声抑制部分3，抑制其低频带噪声分量。
低频带噪声分量受到抑制的信号65输入最大似然解码器4，并被转换成用“1”或“0”表示的二进制信号66。该二进制信号输入第一零交叉长度检测器5a。
第一零交叉长度检测器5a连续地检测二进制信号66从“1”变为“0”或从“0”变为“1”的位置。基于再现时钟信号63，第一零交叉长度检测器5a计数两相邻零交点之间的采样数，并将计数值作为零交叉长度保存到寄存器(未示出)中。
第二零交叉长度检测器5b从低频带噪声分量受到抑制的多位数字信号65中，连续地检测再现信号61与限幅电平交叉的位置。基于再现时钟信号63，第二零交叉长度检测器5b计数两相邻零交点之间的采样数，并将计数值作为零交叉长度保存到寄存器(未示出)中。
最大模式长度检测器7和最小模式长度检测器8在帧计数器6所设定的周期内，分别检测两相邻零交叉长度之和中的最大值和最小值，并分别将最大值或最小值保存到计数器(未示出)中。因而，得到与多位数字信号64的线速度周期成反比的信息。
循环周期信息确定器9比较最大模式长度与最小模式长度，并使用最大模式长度与最小模式长度的比值(比较结果)选择最佳数值作为循环周期信息，将表示最佳数值的选择信号72输出给频率误差检测器10。基于选择信号72，频率误差检测器10将循环周期信息与最大模式长度之间的差值或循环周期信息与最小模式长度之间的差值转换成频率误差，并确定用于对再现时钟信号63进行频率控制的频率误差量。
相位误差检测器12使用从低频带噪声抑制部分3获得的多位数字信号65，检测多位数字信号64的相位信息，从而确定对再现时钟信号63和多位数字信号64进行相位同步控制时的相位误差量。
频率控制环路滤波器13控制再现时钟信号63的频率，直至获得认为再现时钟信号63与多位数字信号64同步的状态为止。使用由频率误差量检测器10确定的频率误差量，执行这种控制。数字/模拟转换器15将频率控制环路滤波器13输出的数字信号77转换成模拟信号79，并输出模拟信号79。
相位控制环路滤波器14使用相位误差检测器12确定的相位误差量进行相位控制，使再现时钟信号63与多位数字信号64同步。数字/模拟转换器16将相位控制环路滤波器14输出的数字信号78转换成模拟信号80，并输出模拟信号80。
加法器52将模拟信号79与模拟信号80加在一起，振荡器17基于相加结果产生再现时钟信号63。
上述一系列操作能够使再现信号63的频率和相位与多位数字信号64的频率和相位同步。因此，可使用再现时钟信号63再现出光盘介质上所记录的数据。
根据本发明第二示例，基于最大似然解码器4输出的脉冲序列的游程长度的组合，仅识别从光盘介质再现出的特定模式长度(图16B中同步模式P的长度，即所检测出的最大模式长度)。通过检测再现信号与限幅电平交叉的位置，并测量相邻零交点之间的零交叉长度，检测最小模式长度。
下面，将更加详细地描述根据第二示例的频率和相位控制装置200。
在第二示例中，记录码元具有最小码元长度2T，并且最大似然解码器4使用假定为PR(a，b，b，a)系统的维特比算法。最大似然解码器4根据图12中所示的状态转移规则进行解码。从最大似然解码器4输出的二进制信号仅用于检测最大模式长度。不使用最大似然解码结果来检测最小模式长度。基于(低频带噪声抑制部分3输出的)低频带噪声分量受到抑制的多位数字信号65与限幅电平(参考电平)交叉的位置，检测最小模式长度。其原因如下。如参照图8的第一示例中所述，在频率和相位同步状态下检测出最小模式为2T2T。当再现时钟信号63的频率为相位同步时再现时钟信号63的频率的1/2时，需要检测1T1T模式，不过通过基于图12中示出的状态转移规则进行的处理，不能检测该模式。
根据本发明第二示例的频率和相位控制装置200，使用解码结果检测最大模式(同步模式)。基于低频带噪声分量受到抑制的信号与限幅电平交叉的位置，检测最小模式。从而，即使再现信号的频率明显改变(即使所输入再现信号的频率为正常再现信号的两倍高)，也能精确地检测最大模式长度和最小模式长度。从而，可稳定地使再现时钟信号63同步。
在本发明第一示例中，在所输入再现信号的频率未改变很多的系统环境下使用频率和相位控制装置100时，即所输入再现信号的频率仅变成原始值的两倍或一半时，最大似然解码器4总能根据图12中示出的、基于具有最小码长度2T的代码字与PR(a，b，b，a)系统的组合的状态转移规则，进行解码。在此情形下，可从图13中示出的状态转移规则中删除分支度量的计算和路径度量的计算，并且还删除用于保存来自最大似然解码器4的再现数据的候选字符串的路径存储器。因而，可减小最大似然解码器4的电路尺度。
在本发明第一示例中，使用最小反转间隔为2T的(1，7)RLL调制码元作为记录码元。本发明还可应用于最小反转间隔为3T的用于CD、DVD等的记录码元。在此情形中，根据图13中所示的状态转移规则进行解码。在频率和相位异步状态，按照从图12中示出的状态转移规则删除从状态S2到状态S4的路径转移和从状态S5到状态S1的路径转移而得到的状态转移规则，进行解码。具体来说，频率和相位同步状态下状态转移规则包括6个状态和8个状态转移路径。在此情形中，在频率和相位异步状态下，可使用该状态转移规则检测长于或等于模式2T的模式(图12)。其原因在于，只要频率改变处于被同步频率的2/3到1.5倍范围之内，就不必检测1T模式。
在本发明第二示例中，使用具有最小反转间隔2T的(1，7)RLL调制码元作为记录码元。本发明还可应用于具有最小反转间隔3T、用于CD、DVD等的记录码元。在此情形中，为了检测最大模式，根据从图12示出的状态转移规则中删除从状态S2到状态S4的路径转移和从状态S5到状态S1的路径转移而获得的状态转移规则，进行解码。具体而言，频率和相位同步状态下状态转移规则包括6个状态和8个状态转移路径。
在第一示例的同步状态以及第二示例的同步状态和异步状态下，最大似然解码器4根据基于最小反转间隔为2T的记录码元与PR(a，b，b，a)系统的组合的状态转移规则，进行解码。该状态转移规则包括6个状态和10个状态转移路径。在第一示例的异步状态下，最大似然解码器4根据基于最小反转间隔为1T的记录码元与PR(a，b，b，a)系统的组合的状态转移规则，进行解码。该状态转移规则包括8个状态和16个状态转移路径。
在第一示例的同步状态以及第二示例的同步状态和异步状态下，最大似然解码器4可根据基于最小反转间隔为3T的记录码元与PR(a，b，b，a)系统的组合的状态转移规则，进行解码。该状态转移规则包括6个状态和8个状态转移路径。在第一示例的异步状态下，最大似然解码器4可根据基于最小反转间隔为2T的记录码元与PR(a，b，b，a)系统的组合的状态转移规则，进行解码。该状态转移规则包括6个状态和12个状态转移路径。
在第一和第二示例中，最大似然解码器4使用假设为PR(a，b，b，a)系统的维特比算法。本发明不限于使用该PR系统。例如，可使用包括PR(a，b，a)系统，PR(a，b，b，b，a)系统和PR(a，b，c，b，a)系统的其它PR系统。此处，“a”，“b”和“c”代表任意常数。常数a、b和c可具有关系a＝b，a＝c，b＝c或a＝b＝c。最大似然解码器4使用假设为这些系统中任意一种的维特比算法，进行解码。
前面参考表1和2以及图12和13描述了假设为PR(a，b，b，a)系统的状态转移规则。将参照表3、4、5和6以及图18、19、20和21描述假设为PR(a，b，a)系统的状态转移规则和假设为PR(a，b，c，b，a)系统的状态转移规则。
将针对记录码元具有2T或1T最小反转间隔的情形进行以下描述，不过本发明可应用于最小反转间隔为3T的记录码元的情形。在此情形中，最大似然解码器4也是使用假设为这些系统中任意一种的维特比算法，进行解码。
表3表示基于最小反转间隔为2T的记录码元与PR(a，b，a)系统的组合的状态转移规则。图18表示这种状态转移规则。
表3基于具有最小反转间隔为2T的记录码元与PR(a，b，a)系统的组合的状态转移
表4表示基于具有最小反转间隔为1T的记录码元与PR(a，b，a)系统的组合的状态转移规则。图19表示这种状态转移规则。
表4基于具有最小反转间隔为1T的记录码元与PR(a，b，a)系统的组合的状态转移
在第一示例的同步状态以及第二示例的同步状态和异步状态下，最大似然解码器4根据基于具有最小反转间隔为2T的记录码元与PR(a，b，a)系统的组合的状态转移规则，进行解码。该状态转移规则包括4个状态和6个状态转移路径。在第一示例的异步状态下，最大似然解码器4根据基于具有最小反转间隔为1T的记录码元与PR(a，b，a)系统的组合的状态转移规则，进行解码。该状态转移规则包括4个状态和8个状态转移路径。
在第一示例的同步状态以及第二示例的同步状态和异步状态下，最大似然解码器4可根据基于具有最小反转间隔为3T的记录码元与PR(a，b，a)系统的组合的状态转移规则，进行解码。该状态转移规则包括4个状态和6个状态转移路径。在第一示例的异步状态下，最大似然解码器4可根据基于具有最小反转间隔为2T的记录码元与PR(a，b，a)系统的组合的状态转移规则，进行解码。该状态转移规则包括4个状态和6个状态转移路径。
表5表示基于具有最小反转间隔为2T的记录码元与PR(a，b，c，b，a)系统的组合的状态转移规则。图20表示这种状态转移规则。
表5基于具有最小反转间隔为2T的记录码元与PR(a，b，c，b，a)系统的组合的状态转移
表6表示基于具有最小反转间隔为1T的记录码元和PR(a，b，c，b，a)系统的组合的状态转移规则。图21表示这种状态转移规则。
表6
基于具有最小反转间隔为1T的记录码元与PR(a，b，c，b，a)系统的组合的状态转移
在第一示例的同步状态以及第二示例的同步状态和异步状态下，最大似然解码器4根据基于具有最小反转间隔为2T的记录码元与PR(a，b，c，b，a)系统的组合的状态转移规则，进行解码。该状态转移规则包括10个状态和16个状态转移路径。在第一示例的异步状态下，最大似然解码器4根据基于具有最小反转间隔为1T的记录码元与PR(a，b，c，b，a)系统的组合的状态转移规则，进行解码。该状态转移规则包括16个状态和32个状态转移路径。
在第一示例的同步状态以及第二示例的同步状态和异步状态下，最大似然解码器4可根据基于具有最小反转间隔为3T的记录码元与PR(a，b，c，b，a)系统的组合的状态转移规则，进行解码。该状态转移规则包括8个状态和12个状态转移路径。在第一示例的异步状态下，最大似然解码器4可根据基于具有最小反转间隔为2T的记录码元与PR(a，b，c，b，a)系统的组合的状态转移规则，进行解码。该状态转移规则包括10个状态和16个状态转移路径。
在第一和第二示例中，通过(i)使用脉冲串的游程长度的组合(模式匹配方法)，或(ii)检测再现信号与限幅电平交叉的位置，并测量两相邻零交点之间的零交叉长度，检测最大模式长度和最小模式长度。可使用任何一种方法。即，可使用NRZ(Non Return to Zero，不归零)或NRZI(Non Return to Zero Inverted，反向不归零)进行测量。
工业应用根据本发明的频率和相位控制装置，基于频率和相位同步状态以及频率和相位异步状态下的最大似然解码结果，检测特定模式长度。从而，即使在(i)再现信号的质量较差，(ii)数据与同步模式之间的距离较短，以及(iii)在同步模式之前立即或之后立即提供最小模式时，也能比传统技术更精确地检测同步模式长度和最小模式长度。由于可高精度地检测频率误差量和相位误差量，所以可稳定地使再现时钟信号同步。
根据本发明的频率和相位控制装置以及最大似然解码器，在频率和相位同步状态以及频率和相位异步状态下使用不同的状态转移规则。由于在频率和相位同步状态下采用使用码元规则的状态转移规则，可最大程度地利用最大似然解码器的性能。在频率和相位异步状态下，使用甚至能检测1T模式的状态转移规则。因而，在频率和相位同步状态以及频率和相位异步状态的所有状态下，都能更精确地检测特定模式长度。
本发明的频率和相位控制装置以及最大似然解码器特别适用于基于时钟信号进行同步。
根据本发明一个方面，频率和相位控制装置包括信号输入部分，用于接收再现信号；模拟/数字转换部分，用于基于时钟信号将再现信号转换成多位数字数据信号；最大似然解码部分，用于将多位数字信号转换成二进制信号；模式检测部分，用于检测二进制信号的模式；确定部分，用于基于检测结果确定多位数字信号与时钟信号彼此是否同步；以及时钟发生部分，用于基于检测结果调节时钟信号的频率和相位其中至少之一，并输出经过调节的时钟信号。当确定部分的确定结果指示多位数字信号与时钟信号彼此同步时，最大似然解码部分基于第一状态转移规则产生二进制信号；当确定部分的确定结果指示多位数字信号与时钟信号彼此不同步时，最大似然解码部分基于第二状态转移规则产生二进制信号。
根据本发明另一方面，频率和相位控制装置包括信号输入部分，用于接收再现信号；模拟/数字转换部分，用于基于时钟信号将再现信号转换成多位数字信号；最大似然解码部分，用于将多位数字信号转换成二进制信号；最大交叉长度检测部分，用于检测多个交叉长度，并检测两相邻交叉长度之和中的最大值，其中每个交叉长度表示再现信号与指定的限幅电平交叉的多个交点中两相邻交点之间的长度；最小交叉长度检测部分，用于检测多个交叉长度，并检测两相邻交叉长度之和中的最小值；以及时钟发生部分，用于基于该最大值和该最小值调节时钟信号的频率和相位其中至少之一，并输出该调节的时钟信号。该最大交叉长度检测部分基于二进制信号检测最大值。
在本发明一个实施例中，最大似然解码部分基于状态转移规则产生二进制信号。基于由指定的码元规则定义的最小反转间隔，限制状态转移规则的状态数和状态转移路径数。
在本发明一个实施例中，最小反转间隔为2，并且，基于具有该最小反转间隔的记录码元与PR(a，b，b，a)系统的组合，状态转移规则包括6个状态和10个状态转移路径。
在本发明一个实施例中，最小反转间隔为3，并且，基于具有该最小反转间隔的记录码元与PR(a，b，b，a)系统的组合，状态转移规则包括6个状态和8个状态转移路径。
在本发明一个实施例中，最小反转间隔为2，并且，基于具有该最小反转间隔的记录码元与PR(a，b，a)系统的组合，状态转移规则包括4个状态和6个状态转移路径。
在本发明一个实施例中，最小反转间隔为3，并且，基于具有该最小反转间隔的记录码元与PR(a，b，a)系统的组合，状态转移规则包括4个状态和6个状态转移路径。
在本发明一个实施例中，最小反转间隔为2，并且，基于具有该最小反转间隔的记录码元与PR(a，b，c，b，a)系统的组合，状态转移规则包括10个状态和16个状态转移路径。
在本发明一个实施例中，最小反转间隔为3，并且，基于具有该最小反转间隔的记录码元与PR(a，b，c，b，a)系统的组合，状态转移规则包括8个状态和12个状态转移路径。
根据本发明另一方面，最大似然解码器用于接收基于时钟信号产生的多位数字信号，和表示该多位数字信号与时钟信号彼此是否同步的标记，并基于该标记将多位数字信号转换成二进制信号。当该标记指示多位数字信号与时钟信号彼此同步时，最大似然解码器基于第一状态转移规则产生二进制信号，而当该标记指示多位数字信号与时钟信号彼此不同步时，最大似然解码器基于第二状态转移规则产生二进制信号。
在不偏离本发明范围和精神的条件下，本领域技术人员可想到和易于作出多种其他改变。因而，所附权利要求的范围无意于限制此处给定的说明，而应当广义地解释权利要求。
权利要求
1.一种频率和相位控制装置，包括信号输入部分，用于接收再现信号；模拟/数字转换部分，用于基于时钟信号将再现信号转换成多位数字信号；最大似然解码部分，用于将多位数字信号转换成二进制信号；模式检测部分，用于检测二进制信号的模式；确定部分，用于基于检测结果确定多位数字信号与时钟信号彼此是否同步；以及时钟发生部分，用于基于检测结果调节时钟信号的频率和相位其中至少之一，并输出经过调节的时钟信号，其中，当确定部分的确定结果指示多位数字信号与时钟信号彼此同步时，最大似然解码部分基于第一状态转移规则产生二进制信号；当确定部分的确定结果指示多位数字信号与时钟信号彼此不同步时，最大似然解码部分基于第二状态转移规则产生二进制信号。
2.根据权利要求1所述的频率和相位控制装置，其中基于由指定的码元规则定义的第一最小反转间隔，限制第一状态转移规则的状态数和状态转移路径数，并且基于比第一最小反转间隔更短的第二最小反转间隔，限制第二状态转移规则的状态数和状态转移路径数。
3.根据权利要求2所述的频率和相位控制装置，其中第一最小反转间隔为2，第二最小反转间隔为1，基于具有第一最小反转间隔的记录码元与PR(a，b，b，a)系统的组合，第一状态转移规则包括6个状态和10个状态转移路径，并且基于具有第二最小反转间隔的记录码元与PR(a，b，b，a)系统的组合，第二状态转移规则包括8个状态和16个状态转移路径。
4.根据权利要求2所述的频率和相位控制装置，其中第一最小反转间隔为3，第二最小反转间隔为1，基于具有第一最小反转间隔的记录码元与PR(a，b，b，a)系统的组合，第一状态转移规则包括6个状态和8个状态转移路径，并且基于具有第二最小反转间隔的记录码元与PR(a，b，b，a)系统的组合，第二状态转移规则包括8个状态和16个状态转移路径。
5.根据权利要求2所述的频率和相位控制装置，其中第一最小反转间隔为2，第二最小反转间隔为1，基于具有第一最小反转间隔的记录码元与PR(a，b，a)系统的组合，第一状态转移规则包括4个状态和6个状态转移路径，并且基于具有第二最小反转间隔的记录码元与PR(a，b，a)系统的组合，第二状态转移规则包括4个状态和8个状态转移路径。
6.根据权利要求2所述的频率和相位控制装置，其中第一最小反转间隔为3，第二最小反转间隔为1，基于具有第一最小反转间隔的记录码元与PR(a，b，a)系统的组合，第一状态转移规则包括4个状态和6个状态转移路径，并且基于具有第二最小反转间隔的记录码元与PR(a，b，a)系统的组合，第二状态转移规则包括4个状态和8个状态转移路径。
7.根据权利要求2所述的频率和相位控制装置，其中第一最小反转间隔为2，第二最小反转间隔为1，基于具有第一最小反转间隔的记录码元与PR(a，b，c，b，a)系统的组合，第一状态转移规则包括10个状态和16个状态转移路径，并且基于具有第二最小反转间隔的记录码元与PR(a，b，c，b，a)系统的组合，第二状态转移规则包括16个状态和32个状态转移路径。
8.根据权利要求2所述的频率和相位控制装置，其中第一最小反转间隔为3，第二最小反转间隔为1，基于具有第一最小反转间隔的记录码元与PR(a，b，c，b，a)系统的组合，第一状态转移规则包括8个状态和12个状态转移路径，并且基于具有第二最小反转间隔的记录码元与PR(a，b，c，b，a)系统的组合，第二状态转移规则包括16个状态和32个状态转移路径。
9.根据权利要求2所述的频率和相位控制装置，其中第一最小反转间隔为3，第二最小反转间隔为2，基于具有第一最小反转间隔的记录码元与PR(a，b，b，a)系统的组合，第一状态转移规则包括6个状态和8个状态转移路径，并且基于具有第二最小反转间隔的记录码元与PR(a，b，b，a)系统的组合，第二状态转移规则包括6个状态和12个状态转移路径。
10.根据权利要求2所述的频率和相位控制装置，其中第一最小反转间隔为3，第二最小反转间隔为2，基于具有第一最小反转间隔的记录码元与PR(a，b，a)系统的组合，第一状态转移规则包括4个状态和6个状态转移路径，并且基于具有第二最小反转间隔的记录码元与PR(a，b，a)系统的组合，第二状态转移规则包括4个状态和6个状态转移路径。
11.根据权利要求2所述的频率和相位控制装置，其中第一最小反转间隔为3，第二最小反转间隔为2，基于具有第一最小反转间隔的记录码元与PR(a，b，c，b，a)系统的组合，第一状态转移规则包括8个状态和12个状态转移路径，并且基于具有第二最小反转间隔的记录码元与PR(a，b，c，b，a)系统的组合，第二状态转移规则包括10个状态和16个状态转移路径。
12.根据权利要求1所述的频率和相位控制装置，其中当检测模式中包含的多个同步模式之间的间隔具有指定连续次数的指定值时，该确定部分确定多位数字信号与时钟信号彼此同步，并且当检测模式中包含的多个同步模式之间的间隔不具有指定连续次数的指定值时，该确定部分确定多位数字信号与时钟信号彼此不同步。
全文摘要
频率和相位控制装置包括模拟/数字转换部分，用于基于时钟信号将再现信号转换成多位数字信号；最大似然解码部分，用于将多位数字信号转换成二进制信号；模式检测部分，用于检测二进制信号的模式；以及确定部分，用于基于检测结果确定多位数字信号与时钟信号彼此是否同步。当确定部分的确定结果指示多位数字信号与时钟信号彼此同步时，最大似然解码部分基于第一状态转移规则产生二进制信号；否则，最大似然解码部分基于第二状态转移规则产生二进制信号。
文档编号H04L7/033GK1729528SQ20038010727
公开日2006年2月1日 申请日期2003年10月20日 优先权日2002年10月23日
发明者宫下晴旬, 中岛健, 木村直浩 申请人:松下电器产业株式会社