专利名称：异步接收器的接收方法
技术领域：
本发明涉及一种异步接收器的接收方法，尤其涉及一种利用异步接收器内所设置的计数器来计算正确数据量，以提高读取效率的接收方法。
背景技术：
通讯的原意是指意见的沟通或信息的交换，但现代的通讯还包括了以无线或有线方式，将声音、影像与文字等多媒体信息传输到远程的意思，从技术层面来定义，则是指将各种信号经编码与调变处理后，仍能有效率、安全且成功地传送到远方，利用“电”的传输功能，就能快速又方便地看电视、打电话、收听广播节目、传送文件，也能利用调制解调器经电话线或有线电视电缆线，通过网络发送或接收电子邮件、上网浏览网页与使用网络电话等。
在网络已成为第二大媒体的今天，网络是大多数人不可或缺的信息来源，以及人与人之间相互沟通的重要渠道，若将网络传输当作一条高速公路，则每个使用者必须设置一个交流道也就是接收传输器来传送或接收此条高速公路上所流通的信息，而随着传输速率不断的加快，使得接收传输器也必须有着更快的工作速率，而目前最常使用的即是异步接收传输器(UniversalAsynchronous Receiver Transmitter，简称UART)，而异步接收传输器有时也称为串行通信接口(Serial Communication Interface简称SCI)，此种异步接收传输器也就是一般仪器、计算机、PDA等此类电子产品中所设置的串行接口RS-232，也是目前串行传输方式的主流。
请同时参阅图1-7，图示为现有的异步接收传输器在读取数据时的流程示意图(一)、图(二)、图(三)、图(四)、图(五)、图(六)及图(七)，从图中可清楚得知，当异步接收传输器A接收串行数据时，该串行数据会存放在接收位移寄存器(Receive Shift Register，简称RSR)A1中，而该接收位移寄存器A1会将每组串行数据包括起始位、终止位及数据位储存于接收位移寄存器A1内，然而，因为接收位移寄存器A1并没有内存地址的映像，所以无法对接收位移寄存器A1中的串行数据直接存取，所以当接收位移寄存器A1接收到终止位后，接收位移寄存器A1中的数据位部份就会被移到接收寄存器(Receive Register)A2中的数据地址A21中，而在串行数据的接收过程中，数据位接收完后应该要接收到一终止位，如果此时接收到的不是一个终止位，那就会发生“帧差错”(Frame Error)的情形，另外，如果有激活同步检查机制，且收到的同步检查位是错误的，会产生奇偶错误(Parity Error)，并在接收寄存器A2中相对于该组数据地址A21的错误位A22中设定为错误，而若数据位接收完后接收到一终止位，则在接收寄存器A2中相对于该组数据地址A21的错误位A22中设定为正确，而当微处理器B通过总线C读取接收寄存器A2内所储存的串行数据时，将会依次读取每组数据二次，其中一次为读取错误位A22中所标示的正确或错误，而另一次为读取数据地址A21中所储存的数据，以取出接收寄存器A2内所储存的串行数据，并利用错误位A22来判断该组数据的正确与否，而当读取到的数据其错误位A22中设定为错误时，微处理器B必须要能够特别处理该组数据；而以此例来说，依该方式读取接收寄存器A2内所储存的六组串行数据，微处理器B则需读取十二次接收寄存器A2。
上述现有的异步接收传输器在接收时，因必须逐组读取二次才可取得，使得微处理器B的工作量增加而降低了效率，而在现今电子产品强调一机多用的情况下，微处理器B无法有多余的效率来处理其它工作或是降低了处理速度，而让使用者感到不便。
因此，要如何解决上述现有的问题与缺陷，即为从事此行业的相关厂商所亟欲研究改善的方向所在。
发明内容
本发明主要解决的技术问题在于，提供一种效率高的异步接收器的接收方法。主要是利用异步接收器所设置的计数器，在接收寄存器接收由接收位移寄存器所传送的串行数据时，以累加方式计算错误位所标示正确的数据量，使微处理器只需依照计数器所计算的数量来作为微处理器读取数据地址的次数，即可把标示为正确的错误位所相对的数据地址内所储存的数据全部读取完成，以提高读取的效率。
实现该发明的具体技术方案如下一种异步接收器的接收方法，该异步接收传输器为具有可接收串行数据的接收位移寄存器，而接收位移寄存器连接有可储存由接收位移寄存器所传送的串行数据的接收寄存器，且接收寄存器为可通过总线连接到预设的微处理器，并在接收寄存器内设置有数据地址及相对应的错误位，且数据地址可储存串行数据中的数据位部份，而错误位为可设定其所相对应的数据地址中所储存数据的正确与否，该异步接收传输器内设置有可在接收寄存器接收位移寄存器所传送的串行数据时，以累加方式计算帧差错位所标示正确的数据量的计数器，使微处理器只需依照计数器所计算的数量来作为微处理器读取数据地址的次数，即可把标示为正确的错误位所相对的数据地址内所储存的数据全部读取完成，以提高读取的效率。
该计数器在错误位出现标示为错误的数据时停止计算。
这样读取数据的效率得到有效提高。
图1为现有的异步接收传输器在读取数据时的流程示意图(一)；图2为现有的异步接收传输器在读取数据时的流程示意图(二)；图3为现有的异步接收传输器在读取数据时的流程示意图(三)；图4为现有的异步接收传输器在读取数据时的流程示意图(四)；图5为现有的异步接收传输器在读取数据时的流程示意图(五)；图6为现有的异步接收传输器在读取数据时的流程示意图(六)；图7为现有的异步接收传输器在读取数据时的流程示意图(七)；图8为本发明异步接收器读取数据方法较佳实施例的流程示意图(一)；图9为本发明异步接收器读取数据方法较佳实施例的流程示意图(二)；图10为本发明异步接收器读取数据方法较佳实施例的流程示意图(三)。
其中符号表示如下1、异步接收传输器11、接收位移寄存器122、错误位12、接收寄存器13、计数器121、数据地址
2、微处理器3、总线A、异步接收传输器A1、接收位移寄存器A21、数据地址A2、接收寄存器A22、错误位B、微处理器C、总线具体实施方式
为达到上述目的及功效，本发明所采用的技术方案及其构造如上所述，现根据附图就本发明较佳实施例的特征与功能详加说明如下，以利完全了解。
请参阅图8所示，其为本发明异步接收器读取数据方法的流程示意图(一)，由图中可清楚看出，该异步接收传输器(Universal AsynchronousReceiver Transmitter)1具有接收位移寄存器(Receive Shift Register)11、接收寄存器(Receive Register)12及计数器13；其中该接收位移寄存器11为可接收串行数据，其串行数据包括起始位、终止位及数据位，并可将串行数据传输到接收寄存器12。
该接收寄存器12为可储存由接收位移寄存器11所传送的串行数据，且接收寄存器12通过总线3连接到微处理器2，而该接收寄存器12设置有数据地址121及相对应的错误位122，且数据地址121可储存串行数据中的数据位部份，而帧差错位122为可设定其所相对应的数据地址121中所储存数据的正确与否。
该计数器13为可在接收寄存器12接收位移寄存器11所传送的串行数据时，以累加方式计算错误位122所标示正确的数据量。
而当异步接收传输器1通过接收位移寄存器11接收串行数据时，会将每组串行数据的起始位、终止位及数据位储存于接收位移寄存器11内，且当接收位移寄存器11接收到终止位后，会将接收位移寄存器11中的数据位部份传送到接收寄存器12中的数据地址121中，而在串行数据的接收过程中，数据位接收完后应该要接收到一终止位，如果此时接收到的不是一个终止位，那就会发生“帧差错”(Frame Error)的情形，或是在有激活同步检查机制，且收到的同步检查位是错误时，会产生奇偶错误(Parity Error)，并在接收寄存器12中相对于此组数据地址121的错误位122中会设定为错误，而如果数据位接收完后接收到一终止位，则在接收寄存器12中相对于该组数据地址121的错误位122中会设定为正确。
请同时参阅图8-10，所示为本发明异步接收器读取数据方法较佳实施例的流程示意图(一)、图(二)及图(三)，由图中可清楚得知，当接收寄存器12在接收位移寄存器11所传送的数据时，该计数器13会持续的计算接收寄存器12中帧差错位122标示为正确的数据量，且在错误位122出现标示为错误的数据时停止计算，当计数器13停止计算时，该微处理器2会通过总线3取得计数器13所计算的数量，并利用该数量来决定读取数据地址121的次数，且因计数器13以计算出错误位122出现标示为正确的数据组数，使微处理器2不需再次读取错误位122，而只需依照计数器13所计算的数量来作为微处理器2读取数据地址121的次数，即可把标示为正确的错误位122所相对的数据地址121内所储存的数据全部读取完成，而当微处理器2将标示为正确的错误位122所相对的数据地址121内所储存的数据全部读取完成后，再读取数据地址121二次，即可把标示为错误的错误位122所相对的数据地址121内所储存的数据读取出来。
然而，依该实施例所执行的读取接收寄存器12内所储存的六组串行数据，其微处理器2只需读取八次异步接收传输器1，在相同的组数与数据状况情形下，现有的方式需读取十二次，由此可知，本发明可减少微处理器2的处理次数，并可提高读取效率，还可让微处理器2的效率提升。
因此，本发明异步接收器的接收方法是针对异步接收器1内所设置计数器13以累加方式计算错误位122所标示正确的数据量为其保护重点，以使微处理器2只需依照计数器13所计算的数量来作为微处理器2读取数据地址121的次数，即可把标示为正确的错误位122所相对的数据地址121内所储存的数据全部读取完，以提高读取的效率，而在本实施例中，为了使审查员方便了解，该数据地址121为利用依序排列方式，而在实际运作时也会出现有不连续的状态，但不因此影响本发明的实施。
上述详细说明为针对本发明一种较佳的可行实施例说明而已，该实施例并非用以限定本发明的申请专利范围，凡其它未脱离本发明所揭示的解决方案下所完成的等效变化和修饰变更，均应包含在本发明所涵盖的专利范围内。
权利要求
1.一种异步接收器的接收方法，该异步接收传输器具有可接收串行数据的接收位移寄存器，而所述接收位移寄存器连接可储存由接收位移寄存器所传送的串行数据的接收寄存器，且接收寄存器通过总线连接到预设的微处理器，并在接收寄存器内设置有数据地址及相对应的错误位，且数据地址可储存串行数据中的数据位部份，而错误位设定其所相对应的数据地址中所储存数据的正确与否，其特征在于该异步接收传输器内设置有可在接收寄存器接收位移寄存器所传送的串行数据时，以累加方式计算帧差错位所标示正确的数据量的计数器，使微处理器只需依照计数器所计算的数量来作为微处理器读取数据地址的次数，即可把标示为正确的错误位所相对的数据地址内所储存的数据全部读取完成。
2.如权利要求1所述的异步接收器的接收方法，其特征在于该计数器在错误位出现标示为错误的数据时停止计算。
全文摘要
本发明涉及一种异步接收器的接收方法，该异步接收传输器具有接收位移寄存器及计数器，而接收位移寄存器连接有接收寄存器，且接收寄存器可通过总线连接到预设的微处理器，而当接收寄存器接收位移寄存器所传送的串行数据时，该计数器以累加方式计算错误位内所标示正确的数据量，以使微处理器只需依照计数器所计算的数量来作为微处理器读取数据地址的次数，即可把标示为正确的数据全部读取完成，以提高读取的效率。
文档编号H04L7/04GK1783772SQ200410096090
公开日2006年6月7日 申请日期2004年11月29日 优先权日2004年11月29日
发明者石璧渊 申请人:四零四科技股份有限公司