专利名称：一种实现多天线系统抽取滤波的方法及装置的制作方法
技术领域：
本发明涉及移动通信技术领域，尤其涉及一种实现多天线系统抽取滤波的方法及装置。
背景技术：
在现有的移动通信系统中，传统的DDC (数字下变频)处理方法是将接收的数据首先进行滤波(巻积)处理，然后再对滤波后的信号进行抽取；但由于滤波是在抽取之前完成的，所以占用了大量的乘法资源。为此现有技术中抽取滤波采用多相的处理，即数字滤波器&(z)位于抽取器M之后，滤波是在降低速率之后进行的，这样即可有效的减少乘法的运算量；其中，多相滤波器的抽取过程如下述公式所示<formula>formula see original document page 6</formula>
具体展开如下所示意
<formula>formula see original document page 6</formula>其中，两维矩阵的第一行是标记为仏(z",第二行是标记为z-^^(z"，依此类推，最后一行就是z-(m-"/^—jz";所以H(Z)可以标记为
i/(Z) = 7/0(ZM) + Z-1+Z-2//2(,) +……+ z-(M-" —(1-4)则滤波器的传递函数可表示为
<formula>formula see original document page 6</formula>其中，
= J>(z *M + A:)(Z')-
(l—6)
即，
—1
M—1
A=0 /=0
A=0
》(/*M + )t)2
/=0
(l一7)
其中，i/(力表示多相滤波器的传递函数；N表示滤波器系数的长度；i表示每一相滤波器系数的索引；k表示多相的索引，取值从0到M-1; M表示一共分成的多相个数；A(")表示的是第n个滤波器系数的取值；^(Z)为子相滤波器的传递函数；具体的多相滤波器的抽取结构如图l所示；
虽然上述现有技术提出了多相滤波抽取的结构和处理方法，但通常都只是针对于单天线数据进行多相滤波处理，而针对多天线系统的数据如何更加合理的进行抽取滤波处理却没有很好的方式实现。
发明内容
有鉴于此，本发明解决的问题是提供一种实现多天线系统抽取滤波的方法及装置，可以实现对多天线系统数据的抽取滤波，并且减少了乘法资源。为解决上述问题，本发明提供的技术方案如下一种实现抽耳又滤波的方法，包括
通过控制数据信号输入到不同路径来完成抽取降速处理；分别对不同路径上降速后的数据信号进行滤波处理；将不同路径上滤波后的数据信号合并成一路数据信号输出。其中，通过控制数据信号输入到不同路径来完成抽取降速处理具体为将数据信号从第M条路径到第l条路径依次输入，在每个路径上只输入M个连续数据中的一个，并经历M个周期。
一种实现抽取滤波的装置，包括抽取处理单元、滤波处理单元和合并
7处理单元；其中，
所述抽取处理单元用于通过控制数据信号输入到不同路径来完成抽取降速处理；
所述滤波处理单元用于分别对不同路径上降速后的数据信号进行滤波处理；
所述合并处理单元用于将不同路径上滤波后的数据信号合并成一路数据信号输出。
一种实现多天线系统抽取滤波的方法，包"fe:
根据现场可编程门阵列FPGA内部的处理时钟速率与数字下变频处理后
的时钟速率比值K,采用时分复用方式将K路天线的数据信号交织为M相；
所述M为系统的抽耳又倍数；
按照所述抽取倍数M将滤波系数分成M相，并利用该M相滤波系数分
别对所述的M相数据信号进行滤波；
将M相滤波后的数据信号合并输出。
其中，所述数据信号的交织具体包括
将K路天线中每根天线上的相同位置的数据緩存在一起；
将緩存在一起的数据合并输出以进行后续的滤波处理。
其中，所述利用M相滤波系数分别对M相数据信号进行滤波具体包括
当子相滤波系数具有对称性时，则直接使用该具有对称性的子相滤波系
数对该子相lt据信号进行滤波；
当子相滤波系数不具有对称性时，将利用该不具有对称性的子相滤波系
数生成新的子相滤波系数，同时利用各子相数据信号生成新的子相数据信号，
然后利用新的子相滤波系数对新的子相数据信号进行滤波。
其中，所述生成新的子相滤波系数和生成新的子相数据信号具体包括通过将各不具有对称性的子相滤波系数相同位置的数据分别相加和相减
来得到新的子相滤波系数；
通过将各子相数据信号的奇数相数据和偶数相数据分别相加和相减来得到新的子相数据信号。
其中，所述进行滤波处理进一步包括
在各子相中对某一天线的数据信号进行滤波前，緩存其他天线的数据信号，同时采用时分复用方式对所有天线进行滤波处理。其中，所述进行滤波处理进一步包括
对各子相数据信号按照预设的方向处理和传播，并在一个采样时刻完成多个乘法和加法操作。
一种实现多天线系统抽取滤波的装置，包括交织单元、滤波单元和输出单元；其中，
所述交织单元用于根据FPGA内部的处理时钟速率与数字下变频处理
后的时钟速率比值K,采用时分复用方式将K路天线的数据信号交织为M相，
所述M为系统的抽取倍数；
所述滤波单元用于按照所述抽取倍数M将滤波系数分成M相，并利用
该M相滤波系数分别对所述交织单元处理后的M相数据信号进行滤波；所述输出单元用于将所述滤波单元滤波处理后的数据信号合并输出。其中，所述交织单元进一步包括发送单元和第一^爰存单元；其中，所述发送单元用于将K路天线中每根天线上的相同位置的数据发送给
各第一緩存单元；
所述第一緩存单元用于緩存发送单元发送过来各天线上的数据，并分别合并输出给所述滤波单元。
其中，所述滤波单元进一步包括分相单元、判断单元和子相滤波单元；其中，
所述分相单元用于按照所述抽取倍数M将滤波系数分成M相；所述判断单元用于判断各子相滤波系数是否具有对称性，并将结果发
送给所述子相滤波单元；
所述子相滤波单元用于接收所述判断单元的判断结果，并当子相滤波
系数具有对称性时，直接使用该具有对称性的子相滤波系数对该子相数据信号进行滤波；当子相滤波系数不具有对称性时，利用该不具有对称性的子相滤波系数生成新的子相滤波系数，同时利用各子相数据信号生成新的子相数据信号，然后利用新的子相滤波系凄t对新的子相数据信号进行滤波。
其中，所述子相滤波单元进一步用于通过将各不具有对称性的子相滤波系数相同位置的数据分别相加和相减来得到新的子相滤波系数，通过将各子相数据信号的奇数相数据和偶数相数据分别相加和相减来得到新的子相数据信号。
其中，所述滤波单元进一步包括第二緩存器，用于在各子相滤波单元滤波前緩存其他天线的数据信号。
其中，所述子相滤波单元进一步用于对各子相数据信号按照预设的方向处理和传播，并在一个采样时刻完成多个乘法和加法操作。
可以看出，采用本发明的方法和装置，通过将多天线系统的数据信号交织成若干相数据信号，并利用抽取倍数将滤波系数分成对应的若干相滤波系数，再利用所述若干相滤波系数采用时分复用方式对所述若干项数据进行滤波，以此来实现对多天线系统数据信号的滤波抽取；同时，通过在滤波的过程中结合滤波器的对称性特点，提高了对乘法资源的利用率。
图1是现有技术中多相滤波器的抽取结构示意图；图2是本发明实施例1的方法流程示意图；图3是本发明实施例2的装置示意框图4是本发明实施例2的装置当抽取倍数为3时的内部结构示意图；图5是本发明实施例3的方法流程示意图6是本发明实施例3方法中奇数阶滤波系数分成两相的示意图7是本发明实施例3方法中当滤波器系数为奇数阶时的两相滤波处理示意图；图8是本发明实施例3方法中偶数阶滤波系数分成两相的示意图9是本发明实施例3方法中当滤波器系数为偶数阶时的两相滤波处理 示意图IO是本发明实施例3方法中三相滤波处理的示意图； 图11是本发明实施例4装置的示意框图。
具体实施例方式
本发明的基本思想在于将多相滤波处理应用于多天线系统，以此来实现 多天线系统数据信号的滤波抽取；同时，通过在滤波的过程中结合滤波器的 对称性特点，提高了对乘法资源的利用率。
为了使本领域技术人员更好的理解本发明，下面结合附图和具体实施例 对本发明的方法进4亍详细i兌明。
本发明实施例l提出一种实现抽取滤波的方法，如图2所示，该方法包括 步骤201:通过控制数据信号输入到不同路径来完成抽取降速处理； 步骤202:分别对不同路径上降速后的数据信号进行滤波处理； 步骤203:将不同路径上滤波后的数据信号合并成一路数据信号输出。 具体的，通过控制连续的数据信号输入取样值到M路径中的不同路径来完 成数据信号的抽取和速率的降低其中，降速也可理解为周期的延迟；由于 抽取和延迟是相关的操作，因此可以通过调整不同的输入路径来改变抽取因 子的大小，这也就意味着调整抽取因子只需要改动输入路径即可；例如在M 条滤波路径的下变频处理方案中，首先将输入数据信号从第M条路径到第l条 路径依次输入，对每一条路径而言，每M个连续输入数据只获取了一个，期间 经历了M个时钟周期，从而即可完成了M倍抽取和M个周期的延迟；然后再对 M条路径上的已降速信号进行滤波处理；最后对多条路径上的数据信号进行合 并处理，即把M条路径巻积(滤波)出来的信号合并为一路发送出去。
此外，本发明实施例2还提出一种实现抽取滤波的装置，如图3所示，该
ii装置包括抽取处理单元301、滤波处理单元302和合并处理单元303;其中，
所述抽取处理单元301用于通过控制数据信号输入到不同路径来完成抽 取降速处理；所述滤波处理单元302用于分别对不同路径上降速后的数据信号 进行滤波处理；所述合并处理单元303用于将不同路径上滤波后的数据信号合 并成一路数据信号输出；
其中，本实施例装置中的抽取处理单元301完成的是对输入信号的抽取和 延迟处理，同时在本发明实施例中可以将其视为一种换向开关；由于抽取和 延迟是相关的操作，因此可以通过调整换向开关(抽取处理单元)来改变抽 取因子的大小，这也就意味着调整抽取因子只需要改动换向开关即可；同时， 所述的滤波处理单元302可以是多个；下面举例详细说明，如图4所示，其中y; 表示输入的信号速率，/;/3表示信号的输出速率，速率已经降低到输入信号 速率的三分之一在3个滤波处理单元的下变频处理方案中，换向开关将输入 数据从第3条路径到第1条路径依次输入，对每一条路径而言，在每3个连续输 入的数据信号中只获取了一个，期间经历了3个时钟周期，从而即可完成3倍 抽取和3个周期的延迟。
本发明实施例3还提出了 一种实现多天线系统抽取滤波的方法，如图5所 示，该方法包4舌
步骤501: 4艮据FPGA (现场可编程门阵列)内部的处理时钟速率与DDC (数字下变频)处理后的时钟速率比值K，采用TDM (时分复用)方式将K路 天线的数据信号交织为M相；所述M为系统的抽取倍数；
本发明实施例中采用的复用方法与FPGA内部的处理时钟速率以及DDC 处理后的速率相关，通常FPGA的内部时钟处理速率要大于DDC处理完成的速 率，即〖=^，《>1;所以对于多天线系统的4由取滤波处理可以采用TDM
/舰
的方式对多天线的数据完成滤波抽取功能，这样多根天线可以共享乘法资源、 加法资源和延时器，有效的节省了系统资源。例如，如果DDC处理后的时钟 速率是30.72MHz，而FPGA的内部的处理时钟速率是122.88MHz,则即可完成 K= 122.88/30.72 = 4根天线的处理；如果系统的抽取倍数M = 2，则将4根天线的数据信号交织为2相以进行后续的滤波处理，具体举例说明如下
假设4根天线输入数据速率是61.44MHz,系统的抽取倍数为2，则将4根天 线的数据信号分成2相；首先将4根天线的数据发送给多相緩存器，第一根天 线的第 一个数据发送到緩存器1中的第 一个位置，第2根天线的第 一个数据发 送到緩存器1中的第2个位置，依此类推，直到第4根天线的第一个数据发送到 緩存器1中的第4个位置；同时将第2根天线的第2个数据发送到緩存器2中的第 一个位置，第2根天线的第2个数据发送到缓存器2中的第2个位置，依此类推， 直到第4根天线的第2个数据发送到緩存器2中的第4个位置；这样即完成了交 织处理，虽然每一根天线发送给緩存器的速率是30.72MHz,但每个緩存器输 出信号的速率为4根天线交织后的速率，也就是122.88MHz。
步骤502:按照所述抽取倍数M将滤波系数分成M相，并利用该M相滤波 系数对所述的M相数据信号进行滤波；
在本发明实施例中，每个子相滤波都可以采用现有技术中的滤波方法， 不再赘述；但本发明实施例提出了另外一种思路，即在滤波处理时考虑到了 子相滤波系数的对称性
如果子相滤波系数具有对称性，则直接使用该具有对称性的子相滤波系 数；例如，对于奇数阶滤波系数，如果分成两相后，每一相滤波系数会呈现 对称性，而在滤波过程中首先将待滤波的数据相加后，再与滤波系数相乘， 这样滤波过程中使用的乘法器即可节省一半，节省了系统的乘法资源；
如果子相滤波系数不具有对称性，则将不具有对称性的子相滤波系数两 两合并，即如果第m相不具有对称性，则M-m相滤波系数也不具有对称性， 此时第m相和第M-m相滤波系数可以合并，合并的规则是第m相滤波系数和第 M-m相滤波系数相同位置的数据首先相加和相减，以此得到新的滤波器系数； 同时将输入的数据奇数项数据和偶数项相加和相减，以此得到新的输入数据。
此外，本发明实施例还提出在每一相的滤波处理过程中，增加一些緩存 功能，緩存其他的天线的信号，以达到多相滤波对多根天线滤波的作用；例 如在实施例步骤501中对4根天线的处理，则在每次滤波前增加3个緩存区，
13用以緩存其他3根天线的数据，而此时采用TDM方式分时完成多天线的滤波处 理；
算，即数据按照从左到右的方向传播和处理， 一个节拍完成多个乘法和多个 加法，同时输出一个数据；例如一种脉动FIR滤波器脉动FIR滤波器结构是 并行滤波器结构中最优的结构，即输入数据被馈入到数据寄存器中，每一个 FPGA处理时钟对应寄存器中的一个靠后的采样数据输出至乘法器，与相应的 系数相乘，滤波器系数从左至右排列，第一个系数在最左侧，最后一个系数 在最右侧，信号数据和滤波器系数的乘积结果被加法器链相加起来，形成这 一采样时刻的滤波结果。
下面以两相滤波处理为例，分别介绍介绍奇数阶滤波系数和偶数阶滤波 系数在两相时的高效处理原理和方法
首先，两倍抽取滤波系数的数学表达式如下
<formula>formula see original document page 14</formula>其中，/f(z)表示的是多相滤波器的传递函数;N表示的是滤波系数的长度； i表示的是每一相滤波器系数的索引；遠示的是多相的索引；A( )表示的是 第k相滤波的传递函数；
(1 )、如果对于/Z(z)是奇数阶滤波器，则两相滤波器系数中任意一相(第 一相和第二相)都是对称滤波系数，如图6所示h(0)， h(l)...均是滤波器系数，； 因此，可以直接利用对称性对多天线的数据信号进行滤波处理
第 一相对应的滤波器系数从第0相开始，隔离 一个滤波器系数提取一个， 直到提取到最后 一个滤波器系数h仏(z2)"(0),/j(2),.力(")，…力(2)，毕) (2-4) 第二相对应的滤波器系数从第l相开始，隔离 一个滤波器系数提取一个，
直到提取到最后一个滤波器系数
5 = /^( )"(1)， -l)，Z ("-1) j(3),柳 (2 - 5 )
每一相与其对应的数据相乘以后，然后这同一时刻相乘的数据叠加完成 本时刻信号的滤波。
由于该系数为奇数，因此分为两相后的滤波器系数个数不相等，第一相 比第二相要多一个系数，所以第二相的子相滤波器在进入FIFO (First Input First Output,先入先出队列)前要通过寄存器延时一个时钟周期，以达到两相 滤波器系数同步处理滤波功能；例如某一个时隙4根天线数据对应的滤波器系 数如下表所示，其中，共13阶滤波器系数中有12阶滤波器系数对称
data\coef.HOHIH2H3H4H5H6
SYNl隱dataAl(O)Al(-l)A4(-2)A4(-3)A3(-3)A3(-4)A2(隱4)
SYN2-dataAl(隱6)Al(曙6)A4(-6)A4(-6)A3(-5)A3(-5)从上表可以看出来，由于多相滤波器系数的对称性，相同天线的数据相
加后与滤波器系数相乘，减少了乘法的运算量；并且由于第二相延时4个时钟 周期(由于是4根天线，所以需要延时4个时钟周期)，使得信号可以按照正 确的顺序输出，如图7所示。
(2)、如果对于/Z(z)是偶数阶滤波器，则两相滤波器系数中任意一相(第 一相和第二相)都不是对称滤波器系数，如图8所示；其中，
第 一相对应的滤波器系数从第0相开始，隔离 一个滤波器系数提取一个， 直到提取到最后一个滤波器系数
仏(z2) = A(0),A(2)，.Jj(")， J(3)，A(1) ( 2 - 6 )
第二相对应的滤波器系数从第l相开始，隔离 一个滤波器系数提取一个，
直到提取到最后 一个滤波器系数
i/,(z2) = /Kl),A(3)，../ ("), J(2)，A(0) ( 2 — 7 )由于滤波器系数是偶数阶，所以两相滤波器系数的长度相等，第一相滤 波器系数和第二相滤波器系数相同位置的数据首先相加和相减，得到新的滤
波器系数A(Z)， B(Z);同时输入的数据奇数项数据和偶数项相加和相减，得 到新的输入数据IXO(Z), IX1(Z)，然后再进行滤波抽取处理，如图9所示具 体的，
偶数阶分成两相以后，滤波器系数的每一相都不具有对称性，但是这两 相滤波器相同位置的系数如果叠加则具有对称性
X (z) = [//0 (z2) + A (z2)]/2 =柳+ A(2) + / (3),. ，2A("),...，A(3) + / (2),柳+ A(O) ( 2 - 8 ) 即将第 一相滤波器系数与第二相滤波器系数相加，这两相对应的滤波器 系数进行上述修正，以达到滤波器系数呈现对称性的目的，生成的^(力作为 修正后的第 一相滤波器系数；但此时第 一相滤波器系数与输入的第 一相数据 相乘以后，即^(Z).Z。(z),第二相的滤波器系数与第一相的数据相乘则是滤波 过程中所不需要的，为此需要生成另外一个对称滤波器系数如下 5(z) = [i/0 (z2) - i/！ (z2)]/ 2 = A(O) - / (2) - A(3)，…，0,…，A(3) - / (2), "(。) ( 2 - 9 )
即将第 一相滤波器系数与第二相滤波器系数相减，这两相对应的滤波器 系数进行上述修正，以达到滤波器系数呈现对称性的目的，生成的S(z)作为修 正后的第二相滤波器系数，上述B(z)的对称性的特点是符号相反；
此时两相滤波器系数对称；而理论上对于抽取滤波处理中第 一相数据需
要和第 一相的滤波器系数巻积，第二相数据需要和第二相的滤波器系数巻积， 为此两相的输入数据也需要额外处理(即由于滤波器系数做了修正，为此输
入的数据也要相应的修改)，重新生成两相的输入数据议。(z)和Z^(z):其中，
分成两相的数据，第一相的数据和第二相的数据首先叠加，作为修正后
的第一相数据，输入给第一相滤波器系数；
<formula>formula see original document page 16</formula>
分成两相的数据，第一相的数据和第二相的数据首先相减，作为修正后 的第二相数据，输入给第二相滤波器系数；
<formula>formula see original document page 16</formula>然后将重新生成的滤波器系数与重新生成的输入数据进行巻积就完成了
滤波抽取处理
牟) 议。(z)=[仏(？)"(z2)]. [x。 (？) + Xl (z2)] (2-12)
草).化(z)=[仏(z2); & (z2)]. [a ( ) 一 ( )] (2-13)
需要注意的是，本发明实施例中仅以两相处理为例，但并不局限于此； 更复杂倍数的抽取也可以由上述两种方式获取，例如当三倍抽取时滤波器 系数必定有一相呈现对称性，另外两相不具有对称性，不具有对称性的那两 才目滤波器系数可以按照偶数阶滤波器系数分成两相的处理方法实现其对称 性，这样三相滤波器系数就都具有了对称性，具体处理如图10所示，不再赘 述。
步骤503:将M相滤波后的数据信号合并输出。
每相滤波处理完成后，将每相滤波处理输出的数据叠加就得到最终的滤 波结果信号，如下公式 奇数阶滤波系数
y(z^Z。(z2)仏(？) + ^(z2)i/,(z2) (2-14)
偶数阶滤波系数
飼轉/刷^^]化(树)]+^^]化(輔l ( 2 —丄i )
是可以通过程序指令相关的硬件来完成，且所述的程序存储于特定存储介质 中。
可以看出，采用本发明的方法，实现了对多天线系统数据信号的滤波抽 取；同时，通过在滤波的过程中结合滤波器的对称性特点，提高了对乘法资 源的利用率。
基于上述思想，本发明实施例4又提出了一种实现多天线系统抽取滤波的装置，如图11所示，包括交织单元1101、滤波单元1102和输出单元1103; 其中，
所述交织单元1101用于根据FPGA内部的处理时钟速率与凄t字下变频 处理后的时钟速率比值K,采用时分复用方式将K路天线的数据信号交织为 M相，所述M为系统的抽耳又倍数；
所述滤波单元1102用于按照所述抽取倍数M将滤波系数分成M相， 并利用该M相滤波系凄t分别对所述交织单元1101处理后的M相凄t据信号进 行滤波；
所述输出单元用于将所述滤波单元1102滤波处理后的数据信号合并输出。
其中，所述交织单元进一步包括发送单元和第一緩存单元；其中， 所述发送单元用于将K路天线中每根天线上的相同位置的数据发送给 各第一缓存单元；所述第一緩存单元用于緩存发送单元发送过来各天线上 的数据，并分别合并输出给所述滤波单元。
此外，所述滤波单元进一步包括分相单元、判断单元和子相滤波单元； 其中，所述分相单元用于按照所述抽取倍数M将滤波系数分成M相；所述 判断单元用于判断各子相滤波系数是否具有对称性，并将结果发送给所述 子相滤波单元；所述子相滤波单元用于接收所述判断单元的判断结果，并 当子相滤波系数具有对称性时，直接使用该具有对称性的子相滤波系数对该 子相数据信号进行滤波；当子相滤波系数不具有对称性时，利用该不具有对 称性的子相滤波系数生成新的子相滤波系数，同时利用各子相数据信号生成 新的子相数据信号，然后利用新的子相滤波系数对新的子相数据信号进行滤 波。
其中，所述子相滤波单元还可进一步用于通过将各不具有对称性的子 相滤波系数相同位置的数据分别相加和相减来得到新的子相滤波系数，通过 将各子相数据信号的奇数相数据和偶数相数据分别相加和相减来得到新的子 相数据信号。需要注意的是，所述滤波单元进一步包括第二緩存器，用于在各子相 滤波单元滤波前緩存其他天线的数据信号。
此外，所述子相滤波单元进一步用于对各子相数据信号按照预设的方 向处理和传播，并在一个采样时刻完成多个乘法和加法梯:作。
同时，本领域普通技术人员可以容易理解，上述实施例中实现上行调度 信息发送的装置可以整合或安装在目前普遍采用的终端上，而这样的整合或 安装均应包含在本发明的保护范围之内，在此不再赘述。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本 发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在 本发明的保护范围之内。
权利要求
1、一种实现抽取滤波的方法，其特征在于，包括通过控制数据信号输入到不同路径来完成抽取降速处理；分别对不同路径上降速后的数据信号进行滤波处理；将不同路径上滤波后的数据信号合并成一路数据信号输出。
2、 根据权利要求1所述的方法，其特征在于，通过控制数据信号输入到 不同路径来完成抽取降速处理具体为将数据信号从第M条路径到第l条路径依次输入，在每个路径上只输入 M个连续数据中的一个，并经历M个周期。
3、 一种实现抽取滤波的装置，其特征在于，包括抽取处理单元、滤波 处理单元和合并处理单元；其中，所述抽取处理单元用于通过控制数据信号输入到不同路径来完成抽取 降速处理；所述滤波处理单元用于分别对不同路径上降速后的数据信号进行滤波 处理；所述合并处理单元用于将不同路径上滤波后的数据信号合并成一路数 据信号输出。
4、 一种实现多天线系统抽取滤波的方法，其特征在于，包括 根据现场可编程门阵列FPGA内部的处理时钟速率与数字下变频处理后的时钟速率比值K,采用时分复用方式将K^各天线的数据信号交织为M相； 所述M为系统的抽耳又倍数；按照所述抽取倍数M将滤波系数分成M相，并利用该M相滤波系凄史分 别对所述的M相数据信号进行滤波；将M相滤波后的数据信号合并输出。
5、 根据权利要求4所述的方法，其特征在于，所述数据信号的交织具体 包括将K路天线中每根天线上的相同位置的数据緩存在一起； 将緩存在一起的数据合并输出以进行后续的滤波处理。
6、 根据权利要求4所述的方法，其特征在于，所述利用M相滤波系数分 别对M相凄t据信号进行滤波具体包括当子相滤波系数具有对称性时，则直接使用该具有对称性的子相滤波系 数对该子相lt据信号进行滤波；当子相滤波系数不具有对称性时，将利用该不具有对称性的子相滤波系 数生成新的子相滤波系数，同时利用各子相数据信号生成新的子相数据信号， 然后利用新的子相滤波系数对新的子相数据信号进行滤波。
7、 根据权利要求6所述的方法，其特征在于，所述生成新的子相滤波系 数和生成新的子相数据信号具体包括通过将各不具有对称性的子相滤波系数相同位置的数据分别相加和相减 来得到新的子相滤波系数；通过将各子相数据信号的奇数相数据和偶数相数据分别相加和相减来得 到新的子相数据信号。
8、 根据权利要求6或7任意一项所述的方法，其特征在于，所述进行滤 波处理进一步包括在各子相中对某一天线的数据信号进行滤波前，緩存其他天线的数据信 号，同时采用时分复用方式对所有天线进^f亍滤波处理。
9、 根据权利要求6或7任意一项所述的方法，其特征在于，所述进行滤 波处理进一步包括对各子相数据信号按照预设的方向处理和传播，并在一个釆样时刻完成 多个乘法和加法操作。
10、 一种实现多天线系统抽取滤波的装置，其特征在于，包括交织单 元、滤波单元和输出单元；其中，所述交织单元用于根据FPGA内部的处理时钟速率与数字下变频处理 后的时钟速率比值K，采用时分复用方式将K路天线的数据信号交织为M相， 所述M为系统的抽取倍数；所述滤波单元用于按照所述抽取倍数M将滤波系数分成M相，并利用该M相滤波系数分别对所述交织单元处理后的M相数据信号进行滤波； 所述输出单元用于将所述滤波单元滤波处理后的数据信号合并输出。
11、 根据权利要求IO所述的装置，其特征在于，所述交织单元进一步包 括发送单元和第一緩存单元；其中，所述发送单元用于将K路天线中每根天线上的相同位置的数据发送给 各第一緩存单元；所述第一緩存单元用于緩存发送单元发送过来各天线上的数据，并分 别合并输出给所述滤波单元。
12、 根据权利要求IO所述的装置，其特征在于，所述滤波单元进一步包 括分相单元、判断单元和子相滤波单元；其中，所述分相单元用于按照所述抽取倍数M将滤波系数分成M相； 所述判断单元用于判断各子相滤波系数是否具有对称性，并将结果发 送给所述子相滤波单元；所述子相滤波单元用于接收所述判断单元的判断结果，并当子相滤波 系数具有对称性时，直接使用该具有对称性的子相滤波系数对该子相数据信 号进行滤波；当子相滤波系数不具有对称性时，利用该不具有对称性的子相 滤波系数生成新的子相滤波系数，同时利用各子相数据信号生成新的子相数 据信号，然后利用新的子相滤波系数对新的子相数据信号进行滤波。
13、 根据权利要求12所述的装置，其特征在于所述子相滤波单元进一步用于通过将各不具有对称性的子相滤波系数 相同位置的数据分别相加和相减来得到新的子相滤波系数，通过将各子相数 据信号的奇数相数据和偶数相数据分别相加和相减来得到新的子相数据信
14、 根据权利要求12或13所述的装置，其特征在于，所述滤波单元进 一步包括第二緩存器，用于在各子相滤波单元滤波前緩存其他天线的数据 信号。
15、 根据权利要求12或13所述的装置，其特征在于所述子相滤波单元进一步用于对各子相数据信号按照预设的方向处理 和传^^,并在一个采样时刻完成多个乘法和加法^喿作。
全文摘要
本发明提供一种实现多天线系统抽取滤波的方法，包括根据FPGA内部的处理时钟速率与数字下变频处理后的时钟速率比值K，采用时分复用方式将K路天线的数据信号交织为M相；所述M为系统的抽取倍数；按照所述抽取倍数M将滤波系数分成M相，并利用该M相滤波系数分别对所述的M相数据信号进行滤波；将M相滤波后的数据信号合并输出。本发明还提供一种实现多天线系统抽取滤波的装置。采用本发明的方法和装置，可以实现对多天线系统数据信号的滤波抽取；同时，通过在滤波的过程中结合滤波器的对称性特点，提高了对乘法资源的利用率。
文档编号H04B1/16GK101547018SQ20081010300
公开日2009年9月30日 申请日期2008年3月28日 优先权日2008年3月28日
发明者周志国, 柴旭荣, 军 熊, 程履帮, 赵天良, 华 高 申请人:大唐移动通信设备有限公司