专利名称：多载波数字中频滤波器的制作方法
技术领域：
本实用新型涉及一种多载波并可进行带宽调整的数字中频滤波器。
技术背景
常规的模拟滤波器载波数只能是一个中频滤波器硬件对应一个载波。这样如果需要做成 多载波的话，就需要多个硬件。而目前市场上存在的专用芯片数字滤波器，也存在着单硬件 板载波总数仅能达到4载波水平的限制，这也就是说如果市场需求是8载频，那么该专用芯 片设计只能用两套硬件来实现，这样就大大地提高了硬件成本。分析当前市场的需求可知， 当前主要的G网多载波滤波器需求的载波数越来越多，通常8载波数字基站需要8载中频滤 波器。而当前已经有存在12载波数字基站，也就是需要12载的数字中频滤波器。最近，又 提出16载波数字中频滤波器的需求。另一方面，当市场对载波数要求越来越多的时候，对数 字滤波器的带宽也是一种挑战。 发明目的
针对上述问题，本实用新型的目的在于提供一种多载波数字中频滤波器，该多载波数字 中频滤波器有利于简化设备结构，降低硬件成本。
本发明是这样实现的模拟前端输入信号输入ADC芯片，该芯片的输出数据输入主处理 器，该主处理器的数据输出又输入DAC芯片，DAC芯片的输出数据作为模拟后端的输入信号； 时钟模块的输出连接到各个芯片的时钟输入端；主处理器的数字前端输出和数字后端输入与 数字接口相连接；单片机的输出端连接到时钟模块和DAC芯片。
本实用新型的有益效果是最多可进行一个天线18载波上下变频，并且可进行带宽的微 调，以满足不同的需求。该设计所采用的硬件结构极为简单，只需要一个资源充足的FPGA芯 片，以及满足具体设计要求的ADC和DAC即可实现一个数字中频多载波GSM中频选频器。并 且可以方便地进行软件升级。
-
以下结合附图和实施例对本实用新型进一步说明。 图1是本实用新型的硬件原理框图。 图2下变频器的原理框图。 图3上变频器的原理框图。 具体实施例
本实用新型多载波数字中频滤波器，模拟前端输入信号输入ADC芯片，该芯片的输出数
据输入主处理器，该主处理器的数据输出又输入DAC芯片，DAC芯片的数据作为模拟后端的 输入信号；时钟模块的输出连接到各个芯片的时钟输入端；主处理器的数字前端输出和数字 后端输入与数字接口相连接；单片机的输出端连接到时钟模块和DAC芯片。
上述的ADC芯片为AD14155，主处理器为XC4VSX35， DAC芯片为AD9779,时钟模块为 CDCM7005，单片机为ATMEL16L。
本实用新型采用FPGA芯片作为设计的核心硬件，这样可以达到设计足够灵活，可方便进 行软件升级的目的。主要的解决方案在于所设计的软件部分。该软件主要分为两个大模^i， 一是数字下变频，二是数字上变频。主要的核心处理单元是DSP模块(主要用来作乘法运算)。 为了实现更多载波数，在设计中采用DSP多通道复用技术。DSP的多通道利用技术主要体现 在输入的信号为多载波混合信号。数据速率为76.8MSPS，系统时钟为307.2MHz。 DSP模块的 时钟为系统时钟。因此，DSP有4个可用的数据处理时钟。第一级滤波器采用10阶半带滤波 器。则用来表达该半带滤波器的系数有ll个。如下-
由滤波器系数可以看出，利用该半带滤波器,只需要4个系数的计算量，而当前一个DSP 模块刚好够处理该滤波器系数。其它的三级滤波器也采用同样的方法处理滤波器系数。这样 通过提高系统时钟频率来提高DSP的处理能力。数据先经过NCO进行整体的下搬移，再进行 抽取滤波把数据速率降低到19.2MSPS，接着分通道进行各个载波的微调，使每个载波均下搬 到0频，最后再分别进入抽取滤波器，把数据速率降低到1.28MSPS,从而实现了数字下变频。 滤波器的带宽可调体现在滤波器的系数在一定的范围里可调。 一定的范围指在DSP模块处理 能力范围里可调。比如说第一级滤波器采用半带滤波器，则其非零系数可以等于4个，也可 以小于4。因此也达到了设计的灵活性。同理，数字上变频过程和下变频刚好相反。
图1中，AD14C155为14位模数转换芯片。它把外部的中频信号数字化后送给后级FPGA 进行中频选频处理，最后把输出的数字信号经数模转换芯片，转为模拟量输出。整个系统的 时钟由CDCM7005提供。各芯片寄存器的配置由ATMEL16L单片机完成。
图2和图3分别是下变频器和上变频器的原理图。从图中可以看到DDC和DUC的几个基 本模块是一致的。重点在于滤波器模块的设计，设计中用到4级级联滤波。最多可以进行一 个天线18载波上下变频，并且可以进行带宽的微调，以满足不同的需求。该设计所采用的硬 件结构极为简单，只需要一个资源充足的FPGA芯片，以及满足具体设计要求的ADC和DAC即 可实现一个数字中频多载波GSM中频选频器。并且可以方便地进行软件升级。
权利要求1. 一种多载波数字中频滤波器，其特征在于模拟前端输入信号输入ADC芯片，该芯片的输出数据输入主处理器，该主处理器的数据输出又输入DAC芯片，DAC芯片的数据输出作为模拟后端的输入信号；时钟模块的输出连接到各个芯片的时钟输入端；主处理器的数字前端输出和数字后端输入与数字接口相连接；单片机的输出端连接到时钟模块和DAC芯片。
2. 根据权利要求书1所述的一种多载波数字中频滤波器，其特征在于所述的ADC芯片为 AD14155，主处理器为XC4VSX35， DAC芯片为AD9779，时钟模块为CDCM7005，单 片机为ATMEL16L。
专利摘要本实用新型涉及一种多载波数字中频滤波器，模拟前端输入信号输入ADC芯片，该芯片的输出数据输入主处理器，该主处理器的数据输出又输入DAC芯片，DAC芯片的输出数据作为模拟后端的输入信号；时钟模块的输出连接到各个芯片的时钟输入端；主处理器的数字前端输出和数字后端输入与数字接口相连接；单片机的输出端连接到时钟模块和DAC芯片。本实用新型的有益效果是最多可进行一个天线18载波上下变频，并且可进行带宽的微调，以满足不同的需求。该设计所采用的硬件结构极为简单，只需要一个资源充足的FPGA芯片，以及满足具体设计要求的ADC和DAC即可实现一个数字中频多载波GSM中频选频器。并且可以方便地进行软件升级。
文档编号H04B1/00GK201207640SQ20082010244
公开日2009年3月11日 申请日期2008年5月28日 优先权日2008年5月28日
发明者陈玉海 申请人:福建三元达通讯股份有限公司