专利名称：基于mvb接口的模拟量输出模块及mvb设备的制作方法
技术领域：
本发明涉及一种MVB总线技术，尤其涉及一种基于MVB接口的模拟量输出模块及MVB设备；属于自动化技术领域。
背景技术：
随着高速铁路的迅速发展以及机车车辆的现代化发展趋势，使得多功能车辆总线 (Multifunction Vehicle Bus ；以下简称MVB)逐渐成为新一代车辆的通信总线标准。MVB 是将位于同一车辆，或固定连接的不同车辆中的标准设备连接到列车通信网络上的车辆总 线。MVB对总线的介质访问采用集中控制、周期性分配的主_从方式，由总线上唯一的总线 管理器即主设备集中控制介质的存取。现有技术中在MVB上接收的模拟量信号通常经由中央处理单元(Central Processing Unit ；以下简称CPU)及MVB协议控制器处理后，将总线上的数字信号转换为 模拟量信号输出至与MVB连接的设备。而采用CPU及MVB协议控制器的处理方式在列车通 信网络现场存在较大干扰时影响列车运行的可靠性及稳定性，并且带有CPU的电路成本相 对较高。
发明内容
本发明要解决的技术问题是提供一种基于MVB接口的模拟量输出模块及MVB设 备，以解决列车通信网络现场存在较大干扰时，采用CPU及MVB协议控制器输出模拟量影响 列车运行可靠性及稳定性的问题。本发明提供一种基于MVB接口的模拟量输出模块，包括处理单元、控制单元、通 信存储单元和数模转换单元；所述处理单元与所述控制单元连接；所述通信存储单元分别与所述处理单元、所 述控制单元和所述数模转换单元连接；所述处理单元对从MVB总线接收的数据帧进行解码，并将主帧对应的解码数据发 送至所述控制单元；所述控制单元根据所述主帧对应的解码数据判断出接收端口，并控制 所述处理单元将所述从帧对应的解码数据从所述接收端口读入所述通信存储单元；所述控 制单元控制所述通信存储单元在设定时间将存储的解码数据发送至所述数模转换单元，所 述数模转换单元将所述解码数据转换为模拟量输出。进一步的，所述处理单元具体包括接口子单元、判断子单元和解码子单元；所述接口子单元与所述控制单元、通信存储单元、判断子单元和所述解码子单元 连接；所述判断子单元与所述解码子单元连接；所述接口子单元从所述MVB总线接收数据帧；所述判断子单元判断接收的数据帧 帧头是否正确，若正确则所述解码子单元对所述帧头后面的数据帧进行解码；所述接口子 单元将主帧对应的解码数据发送至所述控制单元；所述解码子单元在所述控制单元的控制 下，将从帧对应的解码数据经所述接收端口发送至所述通信存储单元。
进一步的，所述控制单元具体包括接收子单元、比较子单元和控制子单元；所述接收子单元与所述处理单元和所述比较子单元连接；所述比较子单元与所述控制子单元连接；所述控制子单元与所述处理单元连接；所述接收子单元接收所述处理单元发送的主帧对应的解码数据；比较子单元将所 述主帧对应的解码数据与各端口属性进行比较，得到接收端口 ；所述控制子单元将所述接 收端口置位，控制所述处理单元将从帧对应的解码数据从所述接收端口读入所述通信存储 单元；控制子单元控制所述通信存储单元在设定时间将存储的解码数据发送至所述数模转 换单元。进一步的，所述控制单元还可以包括校验子单元和临时存储单元；所述校验子单元与所述控制单元和所述临时存储单元连接；所述临时存储单元与 所述控制单元和所述通信存储单元连接；所述控制单元控制所述处理单元将从帧对应的解码数据从所述接收端口读入所 述临时存储单元，并控制所述校验子单元每隔设定位长对解码数据进行校验，若解码数据 无错误，则将所述临时存储单元中的解码数据读入所述通信存储单元。进一步的，该基于MVB接口的模拟量输出模块还可以包括所述MVB地址配置单元与所述控制单元连接，为本设备配置在所述MVB总线上的 地址。进一步的，所述处理单元为曼彻斯特解码器。本发明实施例还提供一种MVB设备，包括物理接口模块和上述模拟量输出模块， 所述物理接口模块分别与MVB总线和所述模拟量输出模块连接。进一步的，所述MVB设备中的所述模拟量输出模块可以为现场可编程门阵列 FPGA0本发明实施例提供的基于MVB接口的模拟量输出模块及MVB设备，在与MVB总线 连接的物理接口上设置模拟量输出模块，通过该模块将从总线上接收到的数字信号转换为 模拟信号并输出，在列车通信网络现场存在较大干扰情况下，提高了列车运行的可靠性及 稳定性，并降低了设备成本。
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术 描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一 些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这 些附图获得其他的附图。图1为本发明一个基于MVB接口的模拟量输出模块实施例的结构示意图；图2为本发明又一个基于MVB接口的模拟量输出模块实施例的结构示意图；图3为本发明一个基于MVB接口的模拟量输出模块的接收逻辑状态图；图4为本发明一个基于MVB接口的模拟量输出模块实施例的数模转换电路图；图5为本发明一个MVB设备实施例的结构示意图。
具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员 在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例一
图1为本发明一个基于MVB接口的模拟量输出模块实施例的结构示意图，如图1 所示，该模块包括处理单元11、控制单元12、通信存储单元13和数模转换单元14 ；其中，处理单元11与控制单元12连接；通信存储单元13分别与处理单元11、控 制单元12和数模转换单元14连接；处理单元11对从MVB总线接收的数据帧进行解码，并将主帧对应的解码数据发送 至控制单元12 ；控制单元12根据主帧对应的解码数据判断出接收端口，并控制处理单元11 将从帧对应的解码数据从接收端口读入通信存储单元13 ；控制单元12控制通信存储单元 13在设定时间将存储的解码数据发送至数模转换单元14，数模转换单元14将解码数据转 换为模拟量输出。需要说明的是，MVB总线上连接的MVB设备按照性能可以分为0类 5类设备，其 中，0类设备不具有数据通信能力，主要包括中继器和总线耦合器等；1类设备具有过程数 据传输性能和设备状态响应性能；2类 5类设备除了具有1类设备的性能外，还有具有传 递消息数据的性能；此外，4类和5类设备还具有MVB总线管理能力。由于1类 5类设备具有传输过程数据的性能，而模拟量信号可以通过过程数据 进行传输，因此，本发明提供的基于MVB接口的模拟量输出模块可以是1类 5类设备中的 一个功能模块，该功能模块由外壳以及内部电路板组成，由电路板执行输出模拟量信号的 操作。具体的，MVB总线上传输的信号为数字信号，这些数字信号以帧为基本单位进行传 输，帧可以分为主帧和从帧，主帧中包括MVB总线的指令信息，从帧中包括MVB总线发送的 具体数据信息。每一帧都具有帧头和帧尾，每一帧除了帧头和帧尾部分外，均为标准的曼彻 斯特码。主帧和从帧的帧头具有不同的编码。处理单元11从MVB总线上接收到数字信号， 即接收到数据帧后，对数据帧进行解码，并将主帧对应的解码数据发送至控制单元12，这些 解码数据为控制单元12能够识别的逻辑数据。主帧中包括的指令信息可以为指示本设备 接收数据的指令或指示本设备发送数据的指令，若指令信息为接收数据指令，则控制单元 12能够根据主帧对应的解码数据判断出本设备对应的接收端口，并控制处理单元11将从 帧对应的解码数据从接收端口读入通信存储单元13，控制单元12控制通信存储单元13在 设定时间将存储的解码数据发送至数模转换单元14。数模转换单元14接收到解码数据后， 将这些数字信号转换为模拟量进行输出。如果主帧中包括的指令信息指示本设备发送数据，则控制单元12可以根据主帧对 应的解码数据判断出本设备对应的发送端口，并控制通信存储单元13将其存储的数据从发 送端口发送至处理单元11，处理单元11对接收到的数据进行编码之后发送到MVB总线。本实施例提供的基于MVB接口的模拟量输出模块，在与MVB总线连接的物理接口 上设置模拟量输出模块，通过该模块将从总线上接收到的数字信号转换为模拟信号并输出，这种采用硬件电路的方式输出模拟量，在列车通信网络现场存在较大干扰情况下，相交 软件实现的方式更具可靠性及稳定性，并降低了设备成本。实施例二 图2为本发明又一个基于MVB接口的模拟量输出模块实施例的结构示意图，如图 2所示，该模块包括处理单元11、控制单元12、通信存储单元13和数模转换单元14 ；其中，处理单元11与控制单元12连接；通信存储单元13分别与处理单元11、控 制单元12和数模转换单元14连接；处理单元11对从MVB总线接收的数据帧进行解码，并将主帧对应的解码数据发送 至控制单元12 ；控制单元12根据主帧对应的解码数据判断出接收端口，并控制处理单元11 将从帧对应的解码数据从接收端口读入通信存储单元13 ；控制单元12控制通信存储单元 13在设定时间将存储的解码数据发送至数模转换单元14，数模转换单元14将解码数据转 换为模拟量输出。进一步的，处理单元11具体包括接口子单元111、判断子单元112和解码子单元 113 ；接口子单元111与控制单元12、通信存储单元13、判断子单元112和解码子单元 113连接；判断子单元112与解码子单元113连接；接口子单元111从MVB总线接收数据帧；判断子单元112判断接收的数据帧帧头 是否正确，若正确则解码子单元113对帧头后面的数据帧进行解码；接口子单元111将主帧 对应的解码数据发送至控制单元12 ；解码子单元113在控制单元12的控制下，将从帧对应 的解码数据经接收端口发送至通信存储单元13。进一步的，控制单元12具体包括接收子单元121、比较子单元122和控制子单元 123 ；接收子单元121与处理单元11和比较子单元122连接；比较子单元122与控制子 单元123连接；控制子单元123与处理单元11连接；接收子单元121接收处理单元11发送的主帧对应的解码数据；比较子单元122将 主帧对应的解码数据与本设备各端口属性进行比较，得到接收端口 ；控制子单元123将接 收端口置位，控制处理单元11将从帧对应的解码数据从接收端口读入通信存储单元13 ；控 制子单元123控制通信存储单元13在设定时间将存储的解码数据发送至所述数模转换单 元14。进一步的，该模拟量输出模块还包括校验单元15和临时存储单元16 ；校验单元15与控制单元12和临时存储单元16连接；临时存储单元16与控制单 元12和通信存储单元13连接；控制单元12控制处理单元11将从帧对应的解码数据读入临时存储单元16，并控 制校验单元15每隔设定位长对解码数据进行校验，若解码数据无错误，则将临时存储单元 16中的解码数据读入通信存储单元13。进一步的，该模拟量输出模块还可以包括MVB地址配置单元17，与控制单元12连接，为本设备配置在MVB总线上的地址。本发明提供的基于MVB接口的模拟量输出模块可以为1美 5类设备 中的一个功能模块，该功能模块所执行的操作可以编程到一片现场可编程门阵列(Field-Programmable Gate Array ；以下简称FPGA)芯片上，由FPGA芯片完成将MVB总线 上接收的数字信号转换成模拟量信号并输出的工作，简化了电路结构。参见图3的接收MVB总线数据帧的逻辑状态图，MVB总线上传输的信号为数字信 号，这些数字信号以帧为基本单位进行传输，数据帧分为主帧和从帧，每一帧都包括帧头和 帧尾，除帧头和帧尾外均为标准的曼彻斯特码，因此，处理单元11可以为曼彻斯特解码器。 其中，帧尾为0. 75BT-125nS的低电平。处理单元11监测MVB总线线路电平的下降沿作为 每一帧的开始，接口子单元111每接收到来自MVB总线的数据帧，判断子单元112首先判断 帧头数据是否正确，若正确，则解码子单元113对该帧头后面的数据帧进行解码，得到解码 数据，并将主帧对应的解码数据发送给控制单元12。主帧中包括MVB总线中主设备的指令 信息，若指令信息指示本设备接收数据，则控制单元12中的比较子单元122将解码数据读 出，并与预先设置的本设备的各端口属性进行比较，若解码数据与某一端口的属性相同，则 说明MVB总线的主设备指示由本设备的该端口来接收数据，则控制子单元123将该端口的 “端口有效标志”置位。端口有效置位后，控制子单元123控制解码子单元113经由接口子 单元111将解码数据从接收端口读入通信存储单元13。更进一步的控制子单元123首先 控制解码子单元113将解码数据写到临时存储单元16内，每经过规定的位长，控制校验单 元15读入一个8位的循环冗余码校验(Cyclical Redundancy Check ；以下简称CRC)对写 到临时存储单元16内的数据进行校验，若数据出现错误，则在对应的接收端口置位“信号 错误”标志，临时存储单元16内的数据不存入通信存储单元13内；如果全部输入均无CRC 错误，则将临时存储单元16内存储的解码数据依次存入通信存储单元13内。控制子单元 123控制通信存储单元13在设定时间将存储的解码数据发送至数模转换单元14，控制子单 元123可以每隔一定周期控制通信存储单元13在设定时间将存储的解码数据发送至数模 转换单元14。数模转换单元14接收到解码数据后，将这些数字信号转换为模拟量进行输 出，参见图4所示的数模转换单元14对应的电路图。若为指示本设备发送数据的信息，则比较子单元122将主帧对应的解码数据与预 先设置的本设备的各端口属性进行比较，若与某一端口的属性相同，则说明MVB总线指示 该端口来发送数据。则控制子单元123将该端口的“端口有效标志”置位。端口有效置位 后，控制子单元123控制通信存储单元13，从该发送端口将存储的数据读入处理单元11。处 理单元11首先加上一个从帧帧头，然后将通信存储单元13存储的数据按8位位宽依次读 取，并将读取的数据编成标准的曼彻斯特码。数据读取完毕后，处理单元11在数据末尾加 一个从帧帧尾。在数据读取过程中，每经过设定位长后，控制子单元123控制校验单元15 附加一个8位的CRC校验码，对处理单元11读取的数据进行校验。另外，本实施例提供的模拟量输出模块还具有MVB地址配置功能，以此来确定本 设备在MVB总线上的逻辑地址。MVB地址配置由MVB地址配置单元17来完成，MVB总线上 的设备地址和逻辑地址为12位二进制，MVB地址配置单元17和MVB总线上的设备地址以 及逻辑地址的对应关系为设备地址=MVB逻辑地址=编码值* 16通过对本设备进行编码，可以方便MVB总线上的主设备依据设备地址向总线上连 接的各MVB设备发送数据。本发明实施例提供的基于MVB接口的模拟量输出模块，在与MVB总线连接的物理接口上设置模拟量输出模块，该模块将从总线接收到的数字信号转换成模拟信号后输出， 这种采用硬件电路处理总线上数字信号的方式，在列车通信网络现场存在较大干扰情况 下，相较软胶实现方式具有较高的可靠性及稳定性。另外，该模拟量输出模块的全部操作可 以编程到一片FPGA芯片上，通过该FPGA芯片完成模拟量输出的功能，简化了电路结构，降 低了成本。实施例三图5为本发明一个MVB设备实施例的结构示意图，如图5所示，该设备包括物理 接口模块1和模拟量输出模块2 ；物理接口模块1分别与MVB总线和模拟量输出模块2连 接。其中，模拟量输出模块2为前述实施例所提供的基于MVB接口的模拟量输出模块。该 模块具体包括处理单元11、控制单元12、通信存储单元13和数模转换单元14 ；其中，处理单元11与控制单元12连接；通信存储单元13分别与处理单元11、控 制单元12和数模转换单元14连接；处理单元11对从MVB总线接收的数据帧进行解码，并将主帧对应的解码数据发送 至控制单元12 ；控制单元12根据主帧对应的解码数据判断出接收端口，并控制处理单元11 将从帧对应的解码数据从接收端口读入通信存储单元13 ；控制单元12控制通信存储单元 13在设定时间将存储的解码数据发送至数模转换单元14，数模转换单元14将解码数据转 换为模拟量输出。模拟量输出信号在MVB总线上是通过具有传输过程数据能力的1类设备或者是同 样具有过程数据传输能力的2类 5类设备传输的，因此，本发明实施例提供的MVB设备可 以为1类设备，或2类 5类设备。而MVB中的模拟量输出模块2由外壳以及内部电路板 组成，电路板为执行具体操作的功能元件，该模拟量输出模块2的执行的操作可以编程到 一片FPGA硬件芯片上，由这片FPGA硬件芯片来完成模拟量输出模块2的功能，从而简化了 电路结构。处理单元11从与MVB总线连接的物理接口模块1上接收到数字信号，即接收到数 据帧后，对数据帧进行解码，并将主帧对应的解码数据发送至控制单元12。主帧中为MVB总 线的指令信息，控制单元12能够根据主帧对应的解码数据判断出本设备对应的接收端口。 控制单元12控制处理单元11将从帧对应的解码数据从接收端口读入通信存储单元13，控 制单元12控制通信存储单元13在设定时间将存储的解码数据发送至数模转换单元14。数 模转换单元14接收到解码数据后，将这些数字信号转换为模拟量信号向MVB网络中的其他 设备输出。本实施例提供的MVB设备，在设备内部设置模拟量输出模块，通过该模块将总线 上接收到的数字信号转换为模拟信号，这种采用硬件电路输出模拟信号的方式，在列车通 信网络现场存在较大干扰情况下，相较软件实现方式具有更高的可靠性及稳定性。另外，模 拟量输出模块的全部操作可以编程到一片FPGA芯片上，通过该FPGA芯片实现模拟量输出 模块的功能，简化了电路结构，并降低了设备成本。最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然 可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替 换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围 。
权利要求
一种基于MVB接口的模拟量输出模块，其特征在于，包括处理单元、控制单元、通信存储单元和数模转换单元；所述处理单元与所述控制单元连接；所述通信存储单元分别与所述处理单元、所述控制单元和所述数模转换单元连接；所述处理单元对从MVB总线接收的数据帧进行解码，并将主帧对应的解码数据发送至所述控制单元；所述控制单元根据所述主帧对应的解码数据判断出接收端口，并控制所述处理单元将所述从帧对应的解码数据从所述接收端口读入所述通信存储单元；所述控制单元控制所述通信存储单元在设定时间将存储的解码数据发送至所述数模转换单元，所述数模转换单元将所述解码数据转换为模拟量输出。
2.根据权利要求1所述的基于MVB接口的模拟量输出模块，其特征在于，所述处理单元 包括接口子单元、判断子单元和解码子单元；所述接口子单元与所述控制单元、通信存储单元、判断子单元和所述解码子单元连接； 所述判断子单元与所述解码子单元连接；所述接口子单元从所述MVB总线接收数据帧；所述判断子单元判断接收的数据帧帧头 是否正确，若正确则所述解码子单元对所述帧头后面的数据帧进行解码；所述接口子单元 将主帧对应的解码数据发送至所述控制单元；所述解码子单元在所述控制单元的控制下， 将从帧对应的解码数据经所述接收端口发送至所述通信存储单元。
3.根据权利要求1或2所述的基于MVB接口的模拟量输出模块，其特征在于，所述控制 单元包括接收子单元、比较子单元和控制子单元；所述接收子单元与所述处理单元和所述比较子单元连接；所述比较子单元与所述控制 子单元连接；所述控制子单元与所述处理单元连接；所述接收子单元接收所述处理单元发送的主帧对应的解码数据；比较子单元将所述 主帧对应的解码数据与各端口属性进行比较，得到接收端口 ；所述控制子单元将所述接收 端口置位，控制所述处理单元将从帧对应的解码数据从所述接收端口读入所述通信存储单 元；控制子单元控制所述通信存储单元在设定时间将存储的解码数据发送至所述数模转换 单元。
4.根据权利要求3所述的基于MVB接口的模拟量输出模块，其特征在于，还包括校验 单元和临时存储单元；所述校验单元与所述控制单元和所述临时存储单元连接；所述临时存储单元与所述控 制单元和所述通信存储单元连接；所述控制单元控制所述处理单元将从帧对应的解码数据从所述接收端口读入所述临 时存储单元，并控制所述校验单元每隔设定位长对解码数据进行校验，若解码数据无错误， 则将所述临时存储单元中的解码数据读入所述通信存储单元。
5.根据权利要求4所述的基于MVB接口的模拟量输出模块，其特征在于，还包括:MVB 地址配置单元；所述MVB地址配置单元与所述控制单元连接，为本设备配置在所述MVB总线上的地址。
6.根据权利要求5所述的基于MVB接口的模拟量输出模块，其特征在于，所述处理单元 为曼彻斯特解码器。
7.一种包括权利要求1 6任一项所述基于MVB接口的模拟量输出模块的MVB设备，其特征在于，还包括物理接口模块；所述物理接口模块分别与MVB总线和所述模拟量输出 模块连接。
8.根据权利要求7所述的MVB设备，其特征在于，所述模拟量输出模块为现场可编程门 阵列FPGA。
全文摘要
本发明提供一种基于MVB接口的模拟量输出模块及MVB设备。该模块包括处理单元、控制单元、通信存储单元和数模转换单元；处理单元与控制单元连接；通信存储单元分别与处理单元、控制单元和数模转换单元连接；处理单元对从MVB总线接收的数据帧进行解码，并将主帧对应的解码数据发送至控制单元；控制单元根据主帧对应的解码数据判断出接收端口，并控制处理单元将从帧对应的解码数据从接收端口读入通信存储单元；控制单元控制通信存储单元在设定时间将存储的解码数据发送至数模转换单元，数模转换单元将解码数据转换为模拟量输出。本发明在列车通信网络现场存在较大干扰情况下，能够提高列车运行的可靠性及稳定性，并降低设备成本。
文档编号H04L12/40GK101848062SQ201010176370
公开日2010年9月29日 申请日期2010年5月17日 优先权日2010年5月17日
发明者吴健, 王 锋, 金晓宇, 闫宁 申请人:中国北车股份有限公司大连电力牵引研发中心