专利名称：一种单通道双路宽带跳频数字接收系统的制作方法
技术领域：
无线电技术特别是雷达和通信技术的进步，无线电接收机也在飞速地发展。作为 一个适用性非常广泛的技术，接收机的应用已遍布于军事和民用的各个领域。
背景技术：
接收机的发展主要分为模拟接收机和数字接收机两个阶段。传统的模拟接收机按 其结构主要分为晶体视频接收机、调频式射频接收机、超外差接收机、瞬时测频接收机、信 道化接收机、压缩接收机和声光测频接收机。数字化接收机是在模拟接收机的基础上发展起来的。目前，对于数字接收机的研 究主要集中在应用软件无线电相关理论和多相滤波技术对接收机进行建模、仿真和分析。 软件无线电理论最早是20世纪90年代美国军方为了解决各军种联合作战时遇到的互连、 互通、互操作的问题而提出的。经过二十几年的发展，该技术已广泛应用于通信和电子战领 域。基于软件无线电理论的多相滤波器组信道化接收机技术已相当成熟。在实现过程中， 还有许多问题需要攻克。衡量一个数字接收机的性能优劣有较多因素，而数字侦察接收机 的基本要求有三个方面带宽，灵敏度和动态范围。一方面希望监视频带宽，截获概率高， 减少搜索时间，缩短接收机响应时间和完整保留目标信号所包含的信息，另一方面，频带宽 带来很多问题，如非线性，虚假响应，动态范围与接收灵敏度的矛盾，后续处理负担过大引 起数据失真甚至丢失数据等。这些都是数字侦察接收机要解决的重要问题。电子侦察系统 为提高截获概率，要求系统瞬时带宽足够高，实时性好。但是长期以来电子侦察系统要求的 高速A/D与现有处理器处理能力之间的瓶颈一直限制了电子侦察实时数字化的发展。在近 年，实现真正的数字化接收系统是不可能的，因为接收系统要有尽可能靠近天线的高速A/D 变换器，其与接收机瞬时带宽相匹配的采样率在GHz量级。但是高速数据流的实时处理受 到后级DSP的处理能力，I/O通道带宽，存储器容量，多机并行处理时处理器之间数据互传 效率等多种因素的限制，目前的处理速度与高速A/D相差甚远。所以目前的数字接收机多 采用中频数字化处理技术实现。为了适应无线电技术的快速发展，我们研制了单通道双路宽带跳频数字接收机。 所谓单通道双路宽带跳频数字接收机是指单路接收，双路解调、接收频带宽(122MHz)、同时 具有解跳频通信的能力。本接收机模拟前端采用了超外差方式，从天线进来的射频信号经 过限幅、LNA、二工分器将射频信号分为两路、各自进行预选、混频、中频放大、滤波处理后 输出满足一定指标要求的中频信号；中频和基带采用了数字化编程处理，提高接收机的性 能。在该接收机中，射频信号转化到中频后直接用宽带A/D采样，采样信号送到FPGA 中进行I、Q解调，然后在中频和基带进行编程处理。可以有效的解决了镜像干扰、组合频率 干扰和中频干扰。单通道双路宽带跳频数字化RF信号通过一个天线端口进入接收机，通过限幅、LNA后 分成两路即快跳通道和慢跳通道。快跳通道适用于军事领域，工作频段100MHz 2. 5GHz 跳频速率典型值3微秒；慢跳通道适用于民用领域，工作频段在960 1250MHZ范围内 可程序控制，跳频速率的典型值1秒。本接收机的成功研制，为现代无线通信技术建立了 通用的接收平台。该接收机可适用于点频、慢跳频/快跳频通信，中频频率固定为60MHz。本接收机在外形尺寸为230mmX 140mmX 38mm (长X宽X高)的空间内实现了双 路宽带跳频数字化。满足小型化、模块化、数字化的发展方向。综上所述，由于采用了上述技术方案，本发明的有益效果是由于A/D后，应运了 软件无线电技术，使用FPGA做数字下变频处理，能够实时改变程序配置以适应不同通信体 制，具有很大的灵活性，且I、Q两路幅度一致性好，相位误差小，可靠性和灵敏度得到很大 的提高；利用FPGA成功实现了 Hartley镜像抑制接收机结构在该接收机中，成功的利用 了 Hartley镜像抑制原理，提高测频精度和动态范围、去除了镜像信号，保留了有用信号。
本发明将通过例子并参照附图的方式说明，其中 图1为接收机内部框图2为慢跳本振控制信号时序示意图； 图3为单通道双路宽带跳频数字接收机内部框图； 图4为ASK和DBPSK的中频和基带处理框图； 图5为FPGA生成的数字载波信号； 图6为CIC滤波器；
图7为具有跳频功能的ASK和DBPSK的中频和基带处理流程框图。
具体实施例方式本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥 的特征和/或步骤以外，均可以以任何方式组合。本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙 述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只 是一系列等效或类似特征中的一个例子而已。本接收机的内部框图如图1所示RF为射频输入信号快跳通道全频段接收，慢跳 通道的频段范围960MHZ 1250 MHZ ；
选频组件共有6组，通过Cl、C2、C3来实现频段的选择，在LD的上升沿锁慢跳通道的 Cl、C2、C3，在LD的下降沿锁快跳通道的Cl、C2、C3 ； Cl、C2、C3与接收频段的对应关系如 下表；
C1C2C3本振信号范围0001000 1020MHz0011021 1040MHz0101041 1060MHz
权利要求
一种单通道双路宽带跳频数字接收系统，其特征在于从天线进来的射频信号经过限幅、LNA、二功分器将射频信号分为两路通道即快跳通道和慢跳通道、各自进行预选、混频、中频放大、滤波处理，然后进行A/D采样，在FPGA中完成中频和基带处理。
2.根据权利要求1所述的单通道双路宽带跳频数字接收系统，其特征在于所述快跳 通道工作频段为IOOMHz 2. 5GHz，跳频速率值为3微秒；所述慢跳通道适工作频段在 960MHZ 1250 MHZ范围内可程序控制，跳频速率值为1秒。
3.根据权利要求1所述的单通道双路宽带跳频数字接收系统，其特征在于所述慢跳 通道的本振频率由LE、CLK和D控制实现。
4.根据权利要求1所述的单通道双路宽带跳频数字接收系统，其特征在于所述快跳 通道的本振信号由外部频率源提供。
5.根据权利要求1所述的单通道双路宽带跳频数字接收系统，其特征在于所述两路 通道所产生的中频信号固定为60MHz。
全文摘要
本发明公开了一种单通道双路宽带跳频数字接收系统，其特征在于从天线进来的射频信号经过限幅、LNA、二功分器将射频信号分为两路通道即快跳通道和慢跳通道、各自进行预选、混频、中频放大、滤波处理，然后进行A/D采样，在FPGA中完成中频和基带处理;可以有效的解决了镜像干扰、组合频率干扰和中频干扰。
文档编号H04B1/713GK101969313SQ20101024141
公开日2011年2月9日 申请日期2010年8月2日 优先权日2010年8月2日
发明者杨伟军, 詹介秋, 邹亮 申请人:四川九洲电器集团有限责任公司