专利名称：高性能通信处理及控制的平台装置的制作方法
技术领域：
本实用新型涉及通信网络领域中的路由设备的通信处理及控制的通用平台装置， 特别适用于高性能路由设备的控制、网络设备多业务的接入及网络的互连互通应用，此外 还可适合网络安全的应用需求等场合。
背景技术：
目前通信网络正在向处理速度高、运算速度快、网络安全等方向发展。处于网络核 心地位的控制设备，要求能够具备高性能的CPU处理能力及高性能的运算速度，且支持复 杂的处理及控制，同时作为核心的控制设备要求支持基于IPsec应用相关的基于硬件的加 解密算法。而且随着网络发展，网络互连互通的要求，迫切需求开发新一代高性能的通信处 理及控制的平台装置。为了满足上述要求，传统的方法是选用不同的功能模块分别支持高性能的控制、 高性能的通信处理、高性能的安全功能。但若能够将上述需要的控制面及数据面的功能集 中到统一的公共硬件平台上，可以节约成本，降低开发费用，提高整板的布板空间，降低板 子密度，可带来直接的经济效益。
发明内容本实用新型所要解决的技术问题在于避免上述背景技术中的不足之处而提供一 种高性能通信处理及控制的平台装置，实现传统设计中需要由多个功能模块组成的系统设 计，将数据面及控制面的功能集中到统一的硬件平台上，支持高性能的控制、高性能的通信 处理、高性能的安全功能。本实用新型具有提高整板的布板空间，降低板子密度，集成度高， 体积小，性能可靠，使用方便，成本低廉和研发周期短等特点。本实用新型的目的是这样实现的包括处理器控制模块101、协处理器模块102、 PCI接口模块103、RS-232串行接口模块104、三速以太网接口模块105、上电配置模块106、 千兆以太网接口模块107、功能扩展模块108、电源模块109 ；其中处理器控制模块101的上 电配置出入端1脚与上电配置模块106的拨码配置出入端1脚连接，处理器控制模块101 的出入端2脚通过GMII接口总线与三速以太网接口模块105的出入端1脚连接，处理器控 制模块101的出入端3脚通过串行接口总线与RS-232串行接口模块104的出入端1脚连 接，处理器控制模块101的出入端4脚与PCI接口模块103的出入端1脚连接，处理器控制 模块101的出入端5脚与协处理器模块102的出入端2脚连接；协处理器模块102的出入 端3脚与功能扩展模块108的出入端1脚连接，协处理器模块102的出入端1脚与千兆以 太网接口模块107的出入端1脚连接；RS-232串行接口模块104的出入端2脚与RS-232串 行接口 A端口连接；三速以太网模块105的出入端2脚与RJ45连接器B端口连接；千兆以 太网接口模块107的出入端2脚与RJ45连接器C端口连接；电源模块109的出端+V电压 端与各部件相应电源端连接。本实用新型处理器控制模块101包括CPU模块201、DDR2SDRAM数据存储器模块202、总线控制模块203、总线驱动模块204、程序存储器模块205、SDRAM数据存储器模块 206，其中CPU模块201的出入端1、2、3、4脚分别与PCI接口模块103、RS-232串行接口模 块104、三速以太网接口模块105、上电配置模块106各出入端1脚连接，CPU模块201的出 入端6、7脚分别与总线控制模块203、DDR2SDRAM数据存储器模块202的各出入端1脚连 接，CPU模块201的出入端5脚与协处理器模块102的出入端1脚连接；总线控制模块203 的出入端2脚分别与总线驱动模块204、SDRAM数据存储器模块206的各出入端1脚并接， 总线驱动模块204的出入端2脚与程序存储器模块205的出入端1脚连接；CPU模块201、 DDR2 SDRAM数据存储器模块202、总线控制模块203、总线驱动模块204、程序存储器模块 205、SDRAM数据存储器模块206的各9脚与电源模块109的出端+V电压端连接，各8脚与 电源模块109的地端连接。本实用新型协处理器模块102包括1至8个通信控制器301-1至301_8、千兆以太 网成帧模块302、P0S成帧模块303、ATM成帧模块304、1至8个El成帧模块305-1至305-8、 1至8个百兆成帧模块306-1至306-8 ；其中1至8个通信控制器301-1至301-8的各出入 端1脚分别与处理器控制模块101的5脚连接，1至8个通信控制器301-1至301-8的各出 入端2脚分别与千兆以太网接口模块107的出入端1脚及功能扩展模块108的出入端1脚 连接；功能扩展模块108的各出入端2，3，4，5，6脚分别与千兆以太网成帧模块302、P0S成 帧模块303、ATM成帧模块304、1至8个El成帧模块305-1至305-8、1至8个百兆成帧模 块306-1至306-8的各出入端1脚连接；1至8个通信控制器301-1至301-8、千兆以太网 成帧模块302、P0S成帧模块303、ATM成帧模块304、1至8个El成帧模块305-1至305-8、 1至8个百兆成帧模块306-1至306-8各9脚与电源模块109的出端+V电压端连接，各8 脚与电源模块109的地端连接。本实用新型相比背景技术具有如下优点1)本实用新型采用统一的硬件平台可支持不同的系统应用。处理器控制模块101、协处理器模块102通过加载不同的驱动软件配置参数可实 现链路层的POS业务、ATM业务、以太网业务、帧中继业务的不同应用，通过运行不同的网络 互连软件可支持TCP/IPv4/IPv6/MPLS等网络层的灵活应用，通过加载不同的安全加密驱 动算法软件可实现基于IPsec、802. Ili网络的安全应用。2)本实用新型具有高性能的通信控制功能。处理器控制模块101内核最高频率可达1. 3GHz，支持数据总线频率最高533MHz的 DDR2SDRAM，支持的数据存储器容量不小于512MB字节，而且支持32MB字节的程序存储器。 能够满足目前通信网络要求的CPU处理及性能的要求。3)本实用新型协处理器模块102具有高性能灵活可配的通信协议功能，可实现多 种网络的互连互通。通过对协处理器模块102多个通信控制器的配置，既可支持链路层的协议，又可 支持网络层的协议，从而灵活实现网络的互连互通功能。链路层支持UART协议、透明协议、 HDLC协议、QMC协议、以太网协议、ATM协议、POS协议等；网络层支持UDP、TCP/IPv4/IPv6 等协议及网络的互连。4)本实用新型支持丰富的通信接口及功能扩展。功能扩展模块108支持2个IOOOMbps-T的以太网接口，8个10/100Mbps以太网接
4口，8个El接口，1个PCI接口及2个ATM/P0S接口的功能扩展。5)本实用新型的电路模块均采用市售通用的集成电路和接插件制作，因此设备集 成度高、体积小、性能可靠、价格低廉，便于批量生产。
图1是本实用新型的电原理方框图。图2是本实用新型处理器控制模块101的电原理图。图3是本实用新型协处理器模块102的电原理图。
具体实施方式
参照图1至图3，本实用新型主要由处理器控制模块101、协处理器模块102、PCI 接口模块103、RS-232串行接口模块104、三速以太网接口模块105、上电配置模块106、 千兆以太网接口模块107、功能扩展模块108、电源模块109组成。图1为本实用新型实施 例的电原理方框图，实施例按图1连接线路。其中PCI接口模块103提供32位、时钟速率 为33MHz或66MHz的标准PCI主模式接口，实施例由处理器模块101及信号阻抗匹配电路 提供该接口。RS-232串行接口模块104通过串行接口总线进行线路电平变换，传输控制与 通信信息，实施例采用市售MAX3232E型集成电路制作。三速以太网接口模块105通过标准 的GMII接口，完成物理编码子层及媒体接入控制子层功能，用于传输以太网成帧数据，支 持lO/lOO/lOOOMbps接口的自适应能力，实施例采用市售88E1111-B2-11000-ΒΑΒ型集成电 路制作。上电配置模块106通过电平信号实现处理器模块101的配置，实施例采用拨码配 置电路及EPLD控制电路制作。千兆以太网接口模块107通过标准的GMII接口，完成物理 编码子层及媒体接入控制子层功能，支持lO/lOO/lOOOMbps接口的自适应能力，用于传输 以太网成帧数据，实施例采用市售88E1111-B2-1I000-BAB型集成电路制作。功能扩展模块 108通过标准的GMII接口、UTOPIA L2接口总线、POS-PHY L2总线、TDM接口总线传输以太 网数据、ATM信元、POS帧、HDLC数据，实施例采用高性能接插件及协处理器模块102制作。 电源模块109提供各级工作电压，输出+V电压为3. 3V，实施例采用LVT1764芯片制作。本实用新型处理器控制模块101的作用是实现高性能CPU接口的功能，它由CPU 模块201、DDR2SDRAM数据存储器模块202、总线控制模块203、总线驱动模块204、程序存储 器模块205、SDRAM数据存储器模块206组成。图2是本实用新型处理器控制模块101的电 原理图，实施例按图2连接线路。其中CPU模块201的作用是提供内核工作频率高达1. 3GHz 的处理器，实施例采用市售的MPC8568E制作。DDR2SDRAM数据存储器模块202提供512M字 节的数据存储及32M字节的程序存储，实施例采用市售MT47H32M16BN-37E-IT型集成电路 制作。总线控制模块203用于地址锁存，实施例采用市售的74ALVTH16373制作。总线驱动 模块204的作用是增加CPU总线的驱动能力，实施例采用市售的16位总线驱动器74ALVTH 16244和74ALVTH 16245制作。程序存储器模块205和SDRAM数据存储器模块206用于存 储和运行底层硬件驱动程序和高层协议处理程序，实施例程序存储器模块205采用市售的 28F128J3A型FLASH器件制作，SDRAM数据存储器模块206采用MT48LC32M32B2型SDRAM器 件制作。本实用新型协处理器模块102的作用是和处理器控制模块101、功能扩展模块108
5配合，提供多种接口，多种协议的处理。它由1至8个通信控制器301-1至301-8、千兆以太 网成帧模块302、POS成帧模块303、ATM成帧模块304、1至8个El成帧模块305-1至305-8、 1至8个百兆成帧模块306-1至306-8组成，图3是本实用新型协处理器模块102的电原 理图，实施例按图3连接线路。其中8个通信控制器301-1至301-8的作用是完成0C-12 ATM SAR、0C-12 POS链路层、千兆以太网MAC控制器、QMC控制器、10/100M以太网MAC控制 器、协议处理，提供GMII/RGMII千兆以太网接口、0C-12P0S接口、OC-12 ATM SAR接口、El 接口、MII接口，实施例采用MPC8568E器件制作。千兆以太网成帧模块302的作用是通过 标准的GMII接口，完成物理编码子层及媒体接入控制子层功能，支持lO/lOO/lOOOMbps接 口的自适应能力，用于传输以太网成帧数据，实施例采用市售88E1111-B2-1I000-BAB型集 成电路制作。POS成帧模块303的作用是完成POS帧的处理及光电转换处理，ATM成帧模块 304的作用是完成ATM信元的处理及光电转换处理，实施例POS成帧模块303、ATM成帧模 块304采用PMC5351芯片制作。1至8个El成帧模块305-1至305-8的作用是实现El成 帧处理及线路编码功能，实施例采用2片PMC4354芯片制作。1至8个百兆成帧模块306-1 至306-8的作用是完成物理编码子层及媒体接入控制子层功能，支持10/100接口的自适应 能力，用于传输以太网成帧数据，实施例采用市售RTL8208型集成电路制作。本实用新型简要工作原理如下高性能通信处理及控制的平台装置主要实现高性能的控制，且支持复杂的协议， 以及支持基于硬件的加解密功能。它依靠高性能的处理器控制模块101及内部集成的二 级Cache实现高性能的控制功能；依靠灵活可配置的协处理器模块102、高速的DDR2 SDRAM 数据存储器模块202、内部集成的二级Cache及快速查表实现高性能的通信处理功能，实现 P0S、ATM、以太网、帧中继等业务的网络互连互通；依靠内部集成的硬件实现高性能的安全 加解密算法，从而将数据面及控制面的功能集成到一起，且通过软件配置可方便地支持与 IPsec应用等相关的安全功能。本实用新型的安装结构如下把本实用新型电路设计中使用的所有元器件按图1至图3连接线路，并采用微电 子集成工艺安装技术集成安装在一块长X宽为185毫米X 119毫米的印制电路板上，并把 所有可扩展信号线通过两对高性能接插件引出，组成本实用新型。用户使用时，可以通过接 口连接器直接使用内置的2个以太网接口和RS-232串行接口，需要扩展接口和协议功能 时，用户印制电路板通过高性能接插件连接本实用新型模块，就可以直接进行基于本实用 新型模块之上的研制开发。
权利要求一种高性能通信处理及控制的平台装置，它包括PCI接口模块(103)、RS 232串行接口模块(104)、三速以太网接口模块(105)、上电配置模块(106)、千兆以太网接口模块(107)、功能扩展模块(108)、电源模块(109)；其特征在于还包括处理器控制模块(101)、协处理器模块(102)；其中处理器控制模块(101)的上电配置出入端1脚与上电配置模块(106)的拨码配置出入端1脚连接，处理器控制模块(101)的出入端2脚通过GMII接口总线与三速以太网接口模块(105)的出入端1脚连接，处理器控制模块(101)的出入端3脚通过串行接口总线与RS 232串行接口模块(104)的出入端1脚连接，处理器控制模块(101)的出入端4脚与PCI接口模块(103)的出入端1脚连接，处理器控制模块(101)的出入端5脚与协处理器模块(102)的出入端2脚连接；协处理器模块(102)的出入端3脚与功能扩展模块(108)的出入端1脚连接，协处理器模块(102)的出入端1脚与千兆以太网接口模块(107)的出入端1脚连接；RS 232串行接口模块(104)的出入端2脚与RS 232串行接口A端口连接；三速以太网模块(105)的出入端2脚与RJ45连接器B端口连接；千兆以太网接口模块(107)的出入端2脚与RJ45连接器C端口连接；电源模块(109)的出端+V电压端与各部件相应电源端连接。
2.根据权利要求1所述的高性能通信处理及控制的平台装置，其特征在于处理器 控制模块(101)包括CPU模块(201)、DDR2 SDRAM数据存储器模块(202)、总线控制模块(203)、总线驱动模块(204)、程序存储器模块(205)、SDRAM数据存储器模块(206)，其中CPU 模块(201)的出入端1、2、3、4脚分别与PCI接口模块(103)、RS_232串行接口模块(104)、 三速以太网接口模块(105)、上电配置模块(106)各出入端1脚连接，CPU模块(201)的出 入端6、7脚分别与总线控制模块(203)、DDR2SDRAM数据存储器模块(202)的各出入端1脚 连接，CPU模块(201)的出入端5脚与协处理器模块(102)的出入端1脚连接；总线控制模 块(203)的出入端2脚分别与总线驱动模块(204)、SDRAM数据存储器模块(206)的各出入 端1脚并接，总线驱动模块(204)的出入端2脚与程序存储器模块(205)的出入端1脚连 接；CPU模块(201)、DDR2SDRAM数据存储器模块(202)、总线控制模块(203)、总线驱动模块(204)、程序存储器模块(205)、SDRAM数据存储器模块(206)的各9脚与电源模块(109)的 出端+V电压端连接，各8脚与电源模块(109)的地端连接。
3.根据权利要求1所述的高性能通信处理及控制的平台装置，其特征在于协处理器 模块(102)包括1至8个通信控制器(301-1至301-8)、千兆以太网成帧模块(302)、P0S成 帧模块(303)、ATM成帧模块(304)、1至8个El成帧模块(305-1至305-8)、1至8个百兆成 帧模块(306-1至306-8)；其中1至8个通信控制器(301-1至301-8)的各出入端1脚分别 与处理器控制模块(101)的5脚连接，1至8个通信控制器(301-1至301-8)的各出入端2 脚分别与千兆以太网接口模块(107)的出入端1脚及功能扩展模块(108)的出入端1脚连 接；功能扩展模块(108)的各出入端2，3，4，5，6脚分别与千兆以太网成帧模块(302)、POS 成帧模块(303)、ATM成帧模块(304)、1至8个El成帧模块(305-1至305-8)、1至8个百兆 成帧模块(306-1至306-8)的各出入端1脚连接；1至8个通信控制器(301-1至301-8)、 千兆以太网成帧模块(302)、P0S成帧模块(303)、ATM成帧模块(304)、1至8个El成帧模 块(305-1至305-8) U M 8个百兆成帧模块(306-1至306-8)各9脚与电源模块(109)的 出端+V电压端连接，各8脚与电源模块(109)的地端连接。
专利摘要本实用新型公开了一种高性能通信处理及控制的平台装置，它涉及通信网络领域中的路由设备的通信处理及控制的通用平台装置。它由电源模块、上电配置模块、功能扩展模块、RS-232串行接口模块、千兆以太网模块、处理器控制模块、协处理器模块、PCI接口模块等部件组成。它依靠高速处理器控制模块及内部集成的二级Cache、快速查表及支持灵活配置的通信协处理器模块，实现路由设备的控制，可支持多协议多种通信接口的互连互通应用。本实用新型具有将数据面及控制面的功能集成到一起，能大大简化通信网系统设计，降低开发成本，缩短开发周期等优点，特别适用于高性能路由设备的控制、网络设备多业务的接入及互连互通的应用装置。
文档编号H04L29/06GK201699737SQ20102010285
公开日2011年1月5日 申请日期2010年1月28日 优先权日2010年1月28日
发明者刘伟, 刘素桃, 周三友, 周玉娟, 李吉良, 李鑫, 潘晨昕, 王景忠, 王立莹, 胡广文 申请人:中国电子科技集团公司第五十四研究所