专利名称：一种新型阵列视频信号处理单元结构的制作方法
技术领域：
本发明涉及ー种新型阵列视频信号处理器中处理单元的结构。发明针对视频信号处理和三维图像处理等应用对高性能、可编程数字信号处理器的迫切需求，基于大规模并行处列处理器，提出了ー种新型的处理单元体系结构。属于集成电路设计领域。
2.
背景技术：
本发明涉及的阵列数字信号处理器能够广泛地应用于高性能视频信号处理领域。由于同时具有高性能和可重构、可编程性，所以能够适应MPEG-2/MPEG-4/H. 263/Divx/
H.264/AVS/VC-1/RV/MJPEG等各种主流的视频编解码算法，还可以广泛地应用于各种视频前处理和后处理场合，为高性能视频转换器和服务器、高端DVD、DTV等多媒体电子产品提供強大的视频/数字信号处理能力。更重要的是，阵列数字信号处理器不仅具有低成本，低 功耗和高性能的优势，还具有极大的适应性，能够实现未来潜在的新视频/数字信号处理算法。所以，应用前景十分广阔。本发明面向多媒体处理应用，提出一种动态可重构、易编程的阵列处理单元的体系结构，既具有ASIC高性能、低功耗、低成本的优势，又具有可编程DSP设计开发灵活、开发周期短的优势，本发明可以广泛应用于消费电子市场，包括高性能数字信号处理和现场可编程逻辑应用。尤其适用于低端和高端音频/视频消费设备。低功耗、低成本和高可靠性的特点，使本发明具有很强的市场竞争力。
3.
发明内容
本发明的主要内容是提出了的ー种新型阵列处理器基本运算单元结构如图I所示，包括一个算术运算符、两个输入选择器、两个输入寄存器、一个扇出控制器和四个可配置的缓存器。图I所示的结构中，通过改变配置寄存器可以实现对运算単元的重构和编程。基本运算单元可以实现算木运算操作、比较操作、移位操作、转换操作、逻辑操作和其它的专用操作。这些操作可以组合成运算符，算木和逻辑运算符可以通过编程实现大规模并行计算。每个运算符都可以进行一些简单的操作，我们精心选择了适合视频后处理和其它数字信号处理应用的操作。运算符可以进ー步组成计算簇，如图2所示。同一计算簇中的运算符通过级联可以实现更复杂的功能。运算符组成的簇是通过交换网络互连的。多个簇和交换网络可以构成动态可重构的阵列处理器。阵列处理器中每个处理单元的基本结构如图3所示，其中 算术逻辑单元(ALU, Arithmetic Logic Unit):可以执行算术和逻辑运算如加、减、乘、除、比较、移位、与、或、非等。 本地程序存储器用来存储少量的指令； 寄存器初步考虑设计8个本地寄存器和4对用于端ロ互连的寄存器。
姆个基本的计算簇包括9个运算单元,8个这样的基本簇和ー些存储bank通过局部网络连接组成低层次的计算簇，如图4所示。典型的存储bank是8-12位宽，256-2048位深。低层次的计算簇可以通过互连构成高层次的计算簇。计算簇是层次结构的，可以有多层。同样，图4所示的结构中也可以通过配置簇内的互连网络实现计算簇层次的重构和编程。
4.
图I是基本运算单元体系结构。图2是基本运算单元构成计算簇的体系结构。图3是阵列处理器中处理单元的体系结构。图4是处理单元组成计算簇的体系结构。 图5是阵列处理器体系结构示例。
5.
具体实施例方式众所周知，为特定视频处理功能设计的专用集成电路(ASIC)具有非常高的性能，一般是可编程DSP性能的几十甚至上百倍。为此，我们仔细分析了 ASIC实现的特点，认识到运算中所用到的操作的类型是有限的，少数几种操作被反复地使用；操作的扇出往往是比较少的；通过操作的级联和组合，可以有效提高资源的利用率；单元之间的局部互连是很有效的，采用大規模的交换网络是非常浪费资源的。基于上述认识，我们设计了如图5所示的阵列处理器结构。在这个结构中，多个图4所示的低层次簇通过网络互连构成了高层次簇。高层次簇通过局部互连可以构成更高层次的计算簇，从而形成层次化结构计算簇。我们提出的阵列处理器和静态的数据流处理器结构十分类似，在微观上是ー个静态的流处理器，在宏观上是ー个动态的流处理器。但是，通过采用可重配置的硬连线和可重构的运算器，克服了传统流处理器效率不高的不足。
权利要求
1.提出了的ー种新型阵列处理器基本运算单元结构如图I所示，包括ー个算术运算符、两个输入选择器、两个输入寄存器、一个扇出控制器和四个可配置的缓存器。图I所示的结构中，通过改变配置寄存器实现对运算单元的重构和编程。基本运算单元可以实现算术运算操作、比较操作、移位操作、转换操作、逻辑操作和其它的专用操作。精心选择了适合视频后处理和其它数字信号处理应用的操作。这些操作组合成运算符，算木和逻辑运算符通过编程实现大规模并行计算。
2.运算符组合成如图2所示的计算簇。同一簇中的运算符通过级联可以实现更复杂的 功能。运算符组成的簇是通过交换网络互连的。在这个结构中，多个低层次簇通过网络互连构成了高层次簇。高层次簇通过局部互连构成更高层次的计算簇，从而形成层次化结构计算簇。多层次计算簇和交換网络构成了动态可重构的阵列处理器。
3.姆个基本的计算簇包括9个运算单元,8个这样的基本簇和ー些存储bank通过局部网络连接组成低层次的计算簇，如图4所示。典型的存储bank是8-12位宽，256-2048位深。图4所示的结构中也可以通过配置簇内的互连网络实现计算簇层次的重构和编程。
全文摘要
一种新型阵列视频信号处理器中处理单元的结构，包括一个算术运算符、两个输入选择器、两个输入寄存器、一个扇出控制器和四个可配置的缓存器。基本运算单元可以实现算术运算操作、比较操作、移位操作、转换操作、逻辑操作和其它的专用操作。这些操作可以组合成运算符，算术和逻辑运算符可以通过编程实现大规模并行计算。每个运算符都可以进行一些简单的操作，运算符可以进一步组成计算簇，同一计算簇中的运算符通过级联可以实现更复杂的功能。使处理器既具有ASIC高性能、低功耗、低成本的优势，又具有可编程DSP设计开发灵活、开发周期短的优势。
文档编号H04N5/14GK102651797SQ20111004653
公开日2012年8月29日 申请日期2011年2月25日 优先权日2011年2月25日
发明者刘镇弢, 李涛, 杜慧敏, 蒋林, 韩俊刚 申请人:西安邮电学院