专利名称：高速低复杂度rake接收机及其实现方法
技术领域：
本发明涉及无线通信技术领域，特别涉及短距离高速通信系统中的RAKE接收机。
背景技术：
单载波超宽带(Single Carrier Ultra WideBand, SC-UWB)作为当前主要超宽带实现方案之一，以其收发结构简单、射频线性度要求较低以及容易实现低成本、低功耗的单芯片集成等优点，已成为目前短距离高速通信领域的热点课题。一般而言，在密集复杂多径环境下，如UWB室内信道环境或者UWB WBAN(ffirelessBody Area Network,无线体域网)信道下,需要有效的对抗多径衰落的技术来提高系统误码率性能和鲁棒性。对于OFDM系统而言，由于每个子载波上的等效信道为平衰落信道，因此只需要简单的均衡即可。而对于单载波系统而言，需要采用频域均衡技术或者RAKE+时 域均衡技术，其中以采用RAKE+时域均衡的技术来对抗多径影响最为常用。对于RAKE+时域均衡技术而言，在有视距(Line of Sight，L0S)信道环境下，只需采用单指(finger，用于处理多径现象的硬件实现，每指对应处理选取的一个径的信号)的RAKE+线性均衡器(LinearEqualizer, LE),而在无视距(Non Lineof Sight, NL0S)情况下,贝U需要采用多指的RAKE+判决反馈均衡器(Decision Feedback Equalizer, DFE)。RAKE接收机是一种多径分集合并接收技术，可以在时间上分辨出细微的多径信号，对这些分辨出来的多径信号分别进行延时和相位校正，在某一时刻对齐、加权调整，进而消除码间串扰、获得信道分集增益。RAKE接收时，输入信号与主径和选定的次径分别进行相关运算，并对相关值按照最大比合并(MRC)或等增益合并(EGC)等方式合并，根据合并的结果进行数据的恢复。常见的RAKE相关合并原理如图I所示，图I中，r (t)为复基带信号，Ci为多径合并系数，Pref (t)为本地相关模板。通常选取次径时有以下几种方式SRAKE (选择性RAKE)方式，即选取在一定时间内的S个超过阈值的径；或者，PRAKE (部分RAKE)方式，即选取在一定时间内最早到达的S个超过阈值的径。对于高速无线通信系统而言，采样速率往往达到GHz量级，FPGA单路处理模式无法满足如此高的系统工作时钟。因此对于密集复杂多径环境信道而言，基于N路并行处理模式的RAKE接收机，可以有效的并行处理各径上的数据，在不提高系统工作时钟的前提下，获得大约N倍于单路处理模式的数据吞吐量。作为实际RAKE接收机中较为常见的模式，SRAKE接收机，首先，取到来的所有的多径时延中的最大的S条径；然后，根据各多径的信道响应延迟，把各个支路的时间延迟对齐，使得每个RAKE支路的时间起点一致；最后，采用MRC算法实现各径信号合并，得到最终RAKE输出信号。传统RAKE接收机的硬件电路，由多径对齐、多径分离、解扩及多径合并四部分组成，其结构如图2所示，假设其参数为RAKE接收机指数为N，扩频因子为J，最大路径延迟为D个采样时钟，过采样倍数为K，并行输入采样点数为M，且M是K的整数倍。首先，采样数据输入至移位寄存器组中进行多径延时对齐，因此移位寄存器的深度为D+M ;接着，采用多路选择器进行多径选择，以分离出各个RAKE指上的接收波形，由于一个时钟处理M个采样点，所以每个指需要M个D选I多路选择器，以选出M个波形；然后，在每个RAKE指上进行扩频相关，由于每时钟处理M个采样点，相关器阶数为M阶，J*K/M个时钟周期完成一次解扩；最后，将各个RAKE指上解扩所得信号进行最大比合并，得到最终RAKE输出。传统RAKE接收机的设计思路简单，可以实现RAKE接收，但是不难发现其复杂度过高，需要的寄存器资源、多路选择器资源以及连线资源过大。由于数据都来自相同的寄存器缓存，这将导致布线拥塞、路径延迟激增从而降低系统工作时钟。
发明内容
(一)要解决的技术问题本发明要解决的技术问题是，针对上述缺陷，如何提出一种高速低复杂度的RAKE接收机及其实现方法，使得在实现RAKE接收性能的前提下，通过对传统RAKE接收机硬件实现结构进行系统优化，进而减少寄存器和多路选择器资源的使用，提高系统工作时钟。(二)技术方案为解决上述技术问题并实现上述目的，本发明提供了一种分级式RAKE接收机，包括依次相连的匹配滤波器、第一级移位寄存器组、第一级多路选择器组、第二级移位寄存器组、第二级多路选择器组、相关器及合并单元；其中，匹配滤波器，对输入的采样数据进行第一级解扩的波形匹配；第一级移位寄存器组，由多个寄存器组成，对波形匹配后的采样数据的小数倍相位进行第一级多径延时对齐；第一级多路选择器组，由多个多路选择器组成，对波形匹配后的采样数据的小数倍相位进行第一级多径分离选择；第二级移位寄存器组，由多个寄存器组成，对波形匹配后的采样数据的整数倍相位进行第二级多径延时对齐；第二级多路选择器组，由多个多路选择器组成，对波形匹配后的采样数据的整数倍相位进行第二级多径分离选择；相关器，在每个RAKE指上对进行过两级多径对齐和多径分离的数据进行第二级解扩的序列相关运算；合并单元，将各个RAKE指上序列相关运算所得的信号进行最大比合并，得到最终输出。优选地，所述RAKE接收机指数为N，扩频因子为J，最大路径延迟为D个采样时钟，过采样倍数为K，并行输入采样点数为M，且M是K的整数倍；其中，N、J、D、K、M均为自然数。优选地，所述第一级移位寄存器组所需最大寄存器深度为2M-K个；所述第一级多路选择器组为M/Κ个M选I多路选择器；所述第二级移位寄存器组所需的最大寄存器深度为M/K*2g ;所述第二级多路选择器组为M/Κ个2g选I的多路选择器；其中，G =「log2JD/M]。 更进一步地，其中的N、J、D、K、M分别为8、8、127、4、8。本发明的另一方面，还提供一种分级式RAKE接收机实现方法，包括步骤
SI，对输入的采样数据进行第一级解扩的波形匹配；S2，根据每个时钟处理的采样点数，将波形匹配后的采样数据的小数倍相位进行第一级多径延时对齐；S3，对波形匹配后的采样数据的小数倍相位进行第一级多径分离选择；S4，对波形匹配后的采样数据的整数倍相位进行第二级多径延时对齐；S5，对波形匹配后的采样数据的整数倍相位进行第二级多径分离选择；S6，在每个RAKE指上对进行过两级多径对齐和多径分离的数据进行第二级解扩的序列相关；S7，将各个RAKE指上相关所得的信号进行最大比合并，得到最终输出。
优选地，所述步骤SI中，进行基于FIR模式的波形匹配。优选地，所述步骤SI S5中，对采样数据的分级处理根据每个时钟处理并行输入的采样点数进行。优选地，所述步骤S7中，所述最大比合并为各指信号与相应的扩频序列完成乘加运算。优选地，所述乘加运算为各指得到的数值，与信道估计获得的各径信道冲激响应幅值相乘，最终通过累加器完成各指数据的累积运算。(三)有益效果利用本发明提供的分级式RAKE接收机及其实现方法，一方面，将多径分离和多径对齐分成了整数倍多径分离、多径对齐和小数倍多径分离、多径对齐两部分来实现；另一方面，扩频波形相关处理拆分成波形匹配与序列相关两级，从而获得更高的资源利用率。
图I为现有技术中常见的RAKE相关合并方式不意图；图2为现有技术中传统N指RAKE接收机结构及实现示意图；图3为本发明实施例中的高速低复杂度N指RAKE接收机结构及实现示意图；图4为现有技术中传统8指RAKE接收机结构及实现示意图；图5为本发明实施例中的高速低复杂度8指RAKE接收机结构及实现示意图。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。本发明中，将多径对齐、多径分离及解扩均拆分成两级进行。一方面，扩频波形相关处理拆分成波形匹配与序列相关两级；另一方面，多径对齐与多径分离根据每个时钟处理并行输入的采样点数分成了两级。实施例I假定系统设计RAKE接收机参数如下RAKE接收机指数为N，最大路径延迟为D个采样时钟，过采样倍数为K，并行输入采样点数为M，且M是K的整数倍；其详细结构图如图3所示，RAKE接收机主要包括匹配滤波器、第一级移位寄存器组、第一级多路选择器组、第二级移位寄存器组、第二级多路选择器组、以及相关器和合并单元等组件。
由于整个系统是线性系统，因此可以将扩频波形相关拆分为波形匹配和序列相关。在图3中，首先对采样数据进行基于FIR模式的波形匹配，这样可以有效节约各个相关器都做波形匹配使用的逻辑资源。其次，第一级多径对齐分离，进行小数倍相位(相对于RAKE接收机时钟而言)的对齐与分离。由于每时钟有并行M路输入，因此小数倍相位有M个不同的相位，由信道响应T⑴的低L位(L =「log2Ml)表示。波形匹配之后，每个RAKE指每个时钟周期只需要抽取出M/Κ个数据进行解扩，因此，所需最大寄存器深度仅为2M-K个，多路选择器也仅需M/K个M选I。再次，第二级多径对齐分离，进行整数倍相位(相对于RAKE接收机时钟而言)的对齐与分离，由于整数倍相位由T(i)的高6位(即除低1^为剩余位数，0 =「10§21)/1^)表 示，与上一步类似处理最终选取出各指对应的扩频序列，所需的最大寄存器深度为M/K*2e，每指仅需M/Κ个2e选I的多路选择器。最后，将各个RAKE指序列相关所得的信号进行最大比合并，各指信号与相应的扩频序列完成乘加运算。各指得到的数值，与信道估计获得的各径信道冲激响应幅值相乘，最终通过累加器完成N指数据的累积运算，最终得到RAKE接收机输出。实施例2更进一步地，通过与现有技术中传统8指RAKE接收机进行对比，来说明采用本发明的技术方案的8指RAKE接收机的设计原理及巨大优势。在讨论RAKE电路之前，需要明确对比系统的参数本系统为8指SRAKE接收机，过采样倍数为4、扩频因子为8、并行输入路数为8路以及最大路径延迟为127个采样时钟。RAKE的输入数据采样率为1GSPS，以125MHz 8路并行的方式输入，输出数据率为1G/32 =31. 25Mbps ο若采用传统的RAKE接收机，其原理框图如图4所示。具体的设计方案如下首先，采样数据输入至移位寄存器组中进行多径延时对齐，由于信道响应延迟取值范围为O到127，共7比特，因此移位寄存器的深度为127+8 = 135 ;接着，采用多路选择器进行多径选择，以分离出各个RAKE指上的接收波形，由于一个时钟处理8个采样点，所以每个指需要8个128选I多路选择器，以选出8个波形；然后，在每个RAKE指上进行扩频波形相关，由于每时钟处理8个采样点，相关器阶数为8阶，4个时钟周期完成一次解扩；最后，将各个RAKE指上相关所得的信号进行最大比合并，得到最终RAKE输出。而基于本发明提出的分级式RAKE接收机，原理框图如图5所示。具体的设计方案为首先，对输入的采样数据进行基于FIR模式的波形匹配，需要8路并行4阶匹配滤波器，此时仅需要11个寄存器。之后，多径对齐与多径分离根据每个时钟处理的采样点数(8个点)分成了两级。第一级进行小数倍相位(相对于125MHz时钟而言)的对齐与分离。由于每时钟有并行8路输入，因此小数倍相位有8个不同的相位，由信道响应T(i)的低3位表示。波形匹配之后，每个时钟周期RAKE每指只需要抽取出2个数据进行解扩，因此，解扩所需的寄存器深度仅为12，多路选择器也仅需2个8选I。第二级进行整数倍相位(相对于125MHz时钟而言)的对齐与分离。由于整数倍相位由T(i)的高4位表示，每个RAKE指整数倍相位对齐需寄存器16*2 = 32个，整数倍多径分离需2个16选I的多路选择器。后面的解序列相关阶数为2，每4个时钟周期输进行一次序列相关。最后将各个RAKE指上相关所得的信号进行最大比合并，得到最终输出。考虑到有IQ两路信号，传统8指RAKE接收机共需要寄存器(135+32*8) *2 = 782个，而本发明中改进的8指分级RAKE接收机仅需要寄存器(I 1+12+32*8+8*8) *2 = 686个；传统8指RAKE接收机结构需要128选I多路选择器8*8*2 = 128个，对应128* (128-1)=16256个2选I多路选择器，而改进的8指分级RAKE接收机结构需要的8选I多路选择器为2*8*2 = 32个以及16选I多路选择器为2*8*2 = 32个，对应为32*(8-1+16-1) = 704个2选I多路选择器；最后传统8指RAKE接收机结构需要乘法器2*8*8+16 = 144个，而改进的8指分级RAKE接收机需要乘法器仅为2*8*4+16 = 80个(在波形匹配和最大比合并时使用)。通过表I的对比可以看出，改进分级RAKE的寄存器略低于传统RAKE，但是多路选择器、乘法器资源则大大降低
表I传统8指RAKE接收机与分级8指RAKE接收机复杂度对比
寄存器复数乘法器
传统 RAKE__782 个__16256 个__144 个
分级RAKE686个704个80个由此可见，与传统的RAKE接收机设计方案相比，本发明具有以下明显优势I)与传统RAKE接收机相比，分级RAKE接收机大幅度地减少寄存器、多路选择器及乘法器等资源的使用，有效节约硬件资源。2)分级式的设计方案，可以较好的减小系统综合时出现的布线拥塞、路径延迟激增的问题，提高系统的工作时钟。3)由于节约了大量的逻辑资源，可以有效降低RAKE接收机的硬件功耗，在着重强调低功耗的无线传感器网络和单载波超宽带有着广阔的应用空间。以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
权利要求
1.一种分级式RAKE接收机，其特征在于，该接收机包括 依次相连的匹配滤波器、第一级移位寄存器组、第一级多路选择器组、第二级移位寄存器组、第二级多路选择器组、相关器及合并单元；其中， 匹配滤波器，对输入的采样数据进行第一级解扩的波形匹配； 第一级移位寄存器组，由多个寄存器组成，对波形匹配后的采样数据的小数倍相位进行第一级多径延时对齐； 第一级多路选择器组，由多个多路选择器组成，对波形匹配后的采样数据的小数倍相位进行第一级多径分离选择； 第二级移位寄存器组，由多个寄存器组成，对波形匹配后的采样数据的整数倍相位进行第二级多径延时对齐； 第二级多路选择器组，由多个多路选择器组成，对波形匹配后的采样数据的整数倍相位进行第二级多径分离选择； 相关器，在每个RAKE指上对进行过两级多径对齐和多径分离的数据进行第二级解扩的序列相关运算； 合并单元，将各个RAKE指上序列相关运算所得的信号进行最大比合并，得到最终输出。
2.根据权利要求I所述的RAKE接收机，其特征在于，所述RAKE接收机指数为N，扩频因子为J，最大路径延迟为D个采样时钟，过采样倍数为K，并行输入采样点数为M，且M是K的整数倍；其中，N、J、D、K、M均为自然数。
3.根据权利要求2所述的RAKE接收机，其特征在于，所述第一级移位寄存器组所需最大寄存器深度为2M-K个；所述第一级多路选择器组为M/K个M选I多路选择器；所述第二级移位寄存器组所需的最大寄存器深度为M/K*';所述第二级多路选择器组为M/K个f选I的多路选择器；其中，G =「log2JD/M]。
4.根据权利要求2或3所述的RAKE接收机，其特征在于，其中的N、J、D、K、M分别为8、8、127、4、8。
5.一种分级式RAKE接收机实现方法，其特征在于，该方法包括步骤 SI，对输入的采样数据进行第一级解扩的波形匹配； S2，根据每个时钟处理的采样点数，将波形匹配后的采样数据的小数倍相位进行第一级多径延时对齐； S3，对波形匹配后的采样数据的小数倍相位进行第一级多径分离选择； S4，对波形匹配后的采样数据的整数倍相位进行第二级多径延时对齐； S5，对波形匹配后的采样数据的整数倍相位进行第二级多径分离选择； S6，在每个RAKE指上对进行过两级多径对齐和多径分离的数据进行第二级解扩的序列相关； S7，将各个RAKE指上相关所得的信号进行最大比合并，得到最终输出。
6.根据权利要求5所述的方法，其特征在于，所述步骤SI中，进行基于FIR模式的波形匹配。
7.根据权利要求5所述的方法，其特征在于，所述步骤S7中，所述最大比合并为各指信号与相应的扩频序列完成乘加运算。
8.根据权利要求7所述的方法，其特征在于，所述乘加运算为各指得到的数值，与信道估计获得的各径信道冲激响应幅值相乘，最终通过累加器完成各指数据的累积运算。
9.根据权利要求5 8其中之一所述的方法，其特征在于，所述RAKE接收机指数为N，扩频因子为J，最大路径延迟为D个采样时钟，过采样倍数为K，并行输入采样点数为M，且M是K的整数倍；其中，N、J、D、K、M均为自然数。
10.根据权利要求9所述的方法，其特征在于，其中的N、J、D、K、M分别为8、8、127、4、8。
全文摘要
本发明涉及一种高速低复杂度RAKE接收机及其实现方法，在实现RAKE接收性能的前提下，通过对传统RAKE接收机硬件实现结构进行系统优化，进而减少寄存器和多路选择器资源的使用，提高系统工作时钟。本发明具有以下特点1)与传统RAKE接收机相比，分级RAKE接收机大幅度的减少寄存器和多路选择器资源的使用，有效节约硬件资源；2)分级式的设计方案，可以较好的减小系统综合时出现的布线拥塞、路径延迟激增的问题，提高系统的工作时钟；3)由于节约了大量的逻辑资源，可以有效降低RAKE接收机的硬件功耗，在着重强调低功耗的无线传感器网络和单载波超宽带有着广阔的应用空间。
文档编号H04B1/7115GK102684740SQ20111005356
公开日2012年9月19日 申请日期2011年3月7日 优先权日2011年3月7日
发明者张昌明, 曾烈光, 肖振宇, 苏厉, 裴玉奎, 金德鹏, 高波 申请人:清华大学