一种低硬件复杂度的交织器的制造方法
【技术领域】
[0001] 本发明涉及通信编码技术领域，更具体地说，特别涉及一种低硬件复杂度的交织 器。
【背景技术】
[0002] 随着智能移动终端的逐渐普及，无线局域网（WLAN)技术的发展与应用逐渐改变 了人们的交流方式和工作方式，带给人们前所未有的便捷，人们对WLAN所带来的便捷性 正在产生一种依赖。无线局域网的发展离不开其标准的制定与推广应用，我国的无线局 域网配套标准主要涉及IEEE 802. 11系列和HiperLAN/2,根据目前我国WLAN市场实际和 产品情况，IEEE 802. 11系列是主要标准，主要有IEEE 802. 11、IEEE 802. llb/a/g/n和 IEEE802. llh/i。而最新的802. llac最高数据传输速率可达800Mb/s，从而为将来普及高清 实时视频播放提供有力的基础。
[0003] 在陆地移动通信可变参信道上，比特差错经常是成串发生的。这是由于持续较长 深衰落谷点会影响到相继一串的比特。然而信道编码仅在检测和校正单个差错和不太长的 差错串时才有效。为了解决这一问题，希望能找到把一条信息中的相继比特分散开的方法， 即一条消息中的相继比特以非相继方式发送，这样，在传输过程中即使发生了成串差错，恢 复成一条相继比特串的消息时，差错也就变成单个（或长度很短），这时再用信道编码纠错 功能纠正差错，恢复原消息。这种方法就是交织技术。交织其实是通信系统中进行数据处 理而采用的一种技术，交织器从其本质上来说就是一种实现最大限度的改变信息结构而不 改变信息内容的器件。随着MMO的加入，交织技术广泛地被采用，交织技术变得复杂，也显 得更为重要。
[0004] 传统的交织器的原理是在不改变数据的内容情况下，进行数据位置的变换。根据 不同的调制方式而采取一级或者多级的交织，而传统的交织器采用第一级交织和第二级交 织。在硬件实现上有两种方法，分别是查表法和地址产生法，查表法是在预先的ROM上写好 置换的地址，通过读取ROM上地址，将数据写入RAM中，然后顺序读出数据。这种硬件实现方 法简单，但代价是大量ROM资源被损耗，集成面积较大。第二种方法，是地址产生法，根据不 同协议的交织公式，智能地生成数据地址并进行存储，顺序读取数据。由于802. lln以及下 一代的802. llac都引用MM0来增大数据吞吐量，交织行为变得更复杂。从二级交织增加 到三级交织，交织模式也由传统的8种模式增加到36种，由此以来，采用传统的查表法在硬 件上将极大浪费资源，在硬件实现中是不可行的，而传统的地址产生法，相对查表法来说， 每进行一次交织置换，都产生一个存储地址，这样大大减少ROM资源开销，但是传统的地址 产生法，采用级联的方式进行多次读写操作，增大RAM的开销，同时也增大输出延时。
[0005] 随着高清电视、视频、在线游戏等多媒体应用的发展，用户对无线局域网的数据 吞吐量的需求越来越大，802. 11协议的发展，从802. lln到下一代802. llac，数据吞吐从 150Mbps到lGbps，对交织器的要求也越来也高，特别需要考虑到模块中的实际性能、延时、 功耗、面积等参数。因此，设计低功耗、性能好、占用面积少、硬件复杂度低的交织器至关重 要。
【发明内容】
[0006] 本发明的目的在于提供一种低硬件复杂度的交织器，该交织器采用传统的地址生 成法，并且改进它的多次读写操作，通过一次性读写操作完成整个交织的功能，并且满足向 下兼容、能够断点输入、可进行复用的特点。
[0007] 为了达到上述目的，本发明采用的技术方案如下：
[0008] 一种低硬件复杂度的交织器，包括：
[0009] 数据地址生成模块，该数据地址生成模块用于生成读写地址；
[0010] 参数查找表模块，该参数查找表模块内寄存着一系列参数，用于生成地址；
[0011] 时序控制模块，该时序控制模块用于控制输入输出时序，以实现在一个时钟下完 成断点写入和连续读出；
[0012] 乒乓RAM存储模块，该乒乓RAM存储模块通过乒乓操作，将数据写入与读出同时进 行；
[0013] 以及控制该交织器工作的总控制模块；
[0014] 所述数据地址生成模块与参数查找表模块、时序控制模块、乒乓RAM存储模块连 接，所述时序控制模块还与参数查找表模块连接，所述总控制模块还与时序控制模块、乒乓 RAM存储模块连接。
[0015] 优选地，所述数据地址生成模块包括写地址生成模块和读地址生成模块，所述写 地址生成模块用于第一级交织与第二级交织，所述读地址生成模块用于第三级交织。
[0016] 优选地，所述写地址生成模块包括第一加法器、第一选择器、第一计数器、第二选 择器、第三选择器、第四选择器和第二加法器，所述第一加法器和第一计数器与第一选择器 连接，所述第一加法器与第一选择器与第二加法器连接，所述第二选择器和第三选择器均 与第四选择器连接，所述第四选择器与第二加法器连接。
[0017] 优选地，所述读地址生成模块包括依次连接的多路选择器和第二计数器。
[0018] 优选地，所述参数查找表模块内存储有每个OFDM符号的比特编码数NraPS、交织列 数N m、交织行数N_和频率旋转偏移量addr_ini，并且每个OFDM符号的比特编码数N CBPS、 交织列数、交织行数和频率旋转偏移量addr_ini均由总控制模块控制其输出值。
[0019] 优选地，当使能信号突然为零的时，当第一计数器里面参数Cnt等于每个OFDM的 编码比特数，则时序控制模块和数据地址生成模块复位且计数清零并发出读的脉冲信号； 否则时序控制模块和数据地址生成模块的状态保持原来状态，计数暂停而不清零；当读的 脉冲信号来到，读计数开始，同时开始生成读地址，当读计数等于OFDM编码比特数时停止 读并复位，直至下一个开始读的脉冲信号来之前。
[0020] 优选地，还包括与所述乒乓RAM存储模块连接的第一随机存取存储器RAM0和第二 随机存取存储器RAM1 ;所述乒乓RAM存储模块连通过第一随机存取存储器RAM0和第二随 机存取存储器RAM1实现数据的流水传输，具体为：根据数据地址生成模块产生的写地址来 写入数据的，当第一随机存取存储器RAM0被写入一个OFDM的编码比特数时即开始写第二 随机存取存储器RAM1，同时开始从第一随机存取存储器RAM0读出数据。
[0021] 与现有技术相比，本发明的优点在于：本发明的交织器一方面可以进行一次读写 完成交织，大大减少RAM多次操作的开销；另一方面，也提高运算速度，减少延时，结合少量 的