专利名称：具有高视频捕获速率的cmos技术中的图像传感器的制作方法
技术领域：
本发明涉及一种设计为通过扫描来捕获图像的线性图像传感器，特别涉及时间延迟积分(TDI)传感器。
背景技术：
在例如 Michael G. Farrier 等的标题为"A Large Area TDI Image Sensor for Low Light Level Imaging，，-IEEE Journal of Solid-State Circuits,Vol. SC-15,No. 4, 1980年8月的文章中，描述了 TDI图像传感器的原理。TDI传感器通常用于捕获以高速移动并且在弱照明条件下观察的物体的图像。其通常采用CCD(电荷耦合器件)技术来实现，CCD技术目前为止使得能够在灵敏度方面获得最好的性能。图1示例性地表示如在上文所提到的文章中描述的CCD技术中的TDI传感器。其包括光敏点或像点(Photosite)的矩阵10，如所示的，它的行比列长得多。在上文所提到的文章的例子中，行包含10 个像点，而列仅包含1 个像点。对于经由卫星的地面摄影，行可包含大约12000个像点，并且矩阵包含数十行。矩阵的行被布置为垂直于要被捕获图像的物体的运动。该图像相对于传感器的运动用向下的箭头表示。这些箭头还对应于与图像的运动同步的CXD寄存器中电荷的移动。在与图像速度匹配的曝光时间期间，每一行捕获物体的相应切片(slice)。这导致在该行的像点中累加负电荷(电子)。当由行i捕获的图像切片移动到行i+Ι的水平(level)时，行i中累加的电荷转移到行i+Ι，其在新的曝光时间期间继续对于同一切片累加电荷。因此，与图像运动同步地发生从一行到下一行的电荷转移。因此，在每个转移周期，矩阵的最后一行包含由所有的行对于一个并且相同的切片累加的电荷的总和。因此理论上，传感器的灵敏度要乘以行的数目。在每个电荷转移和曝光周期的最后，矩阵的最后一行的电荷被转移至移位寄存器 12，其目的是读取最后一行的数据。存储在该寄存器的像点中的电荷被逐像点地移至位于行末端的电荷-电压转换器14，在那里对应于每个像点的总电荷的电压由通常外置于该传感器的处理电路收集。得益于CMOS技术，CXD技术越来越少地应用于图像传感器，CMOS技术被设想用于 TDI传感器。在 Gerald Lepage, Jan Bogaerts 禾口 Guy Meynants 的标题为 "Time-Delay-Integration Architectures in CMOS Image Sensors"-IEEE Transactions on Electron Devices，vol. 56，No. 11，2009 年 11 月的文章中，描述了通过 CMOS 图像传感器获得TDI功能的解决方案。在CMOS图像传感器中，同样在像素级上以电荷形式捕获光。然而，由于每个像素配备有其自己的电压读取电路，所以电荷不能从一个像素转移到另一像素。
图2示意性地示出了 L印age等在该文章中设想的结构。NXM个像素的矩阵 10'与具有相同尺寸和配置的存储单元Σ的矩阵16相关联(此处NXM = 5X5)。原则上，像素矩阵10'以与图像切片扫描像素行的间距所花的时间(称作“线时间”TJ相对应的速率拍摄图片。因此，在N个线时间后，像素矩阵的N行中的每行将捕获到相同的图像切片。存储器16的每行暂时与图片的相同切片关联。由像素的所有行为该切片记录的亮度电平(即信号电平)在其中累加。一旦已经对于切片累加了电平，就读取、重置存储器行，并以循环的方式将该存储器行与新图像切片相关联。因此观察到，像素矩阵的所有行的累加必须在每一个线时间进行。然而在CXD技术中，亮度电平累加操作对应于简单的电荷转移，这些操作在CMOS 技术中显著地更加复杂。它们包括在像素读取总线上的复用操作、模数转换、加法操作以及存储器存取操作。这导致了在CMOS技术中获得与CCD技术中相同的图片捕获速率(或线时间TJ的困难。因此，以行数表示的像素矩阵的分辨率必须调整至设想的最小线时间和期望的像素间距。在某些应用中，特别是如在上面所提到的L印age等的文章中所描述的，每个像素在运动方向被细分，以提高图像运动调制传递函数(MTF)，图像运动调制传递函数代表再现的图像的锐度。这包括增加像素的行数，同时减小间距以保持传感器的大小。时间约束 (temporal constraint)随细分因子的平方增大。为了从0. 64的运动MTF发展到0. 9，每个像素在运动方向细分为2个。然后时间约束被乘以4。
发明内容
观察到存在下述需求提供使得能够放松时间约束，特别是使得能够提高运动 MTF的具有TDI功能的CMOS图像传感器。倾向于通过提供以下的时间延迟积分图像传感器来满足该需求，该时间延迟积分图像传感器包括以行和列组织的光敏像素矩阵；用于每一列的第一模数转换器，通过列总线连接至该列的若干像素的输出；第一存储单元矩阵，被连接用来接收第一转换器的输出；以及控制电路，配置为组织在列总线上读取像素和在第一存储单元矩阵中写入第一转换器的输出，以便将若干行像素的累加亮度电平存储在存储单元行中。第一存储单元矩阵用控制电路配置为将像素矩阵的第一部分的行的累加亮度电平存储在其行中。传感器还包括用于每一列的第二模数转换器，经由列总线接收该列的、属于像素矩阵的第二部分的像素的输出，其中第二部分不同于第一部分。第二存储单元矩阵被连接用来接收第二转换器的输出，控制电路进一步配置为组织像素矩阵的第二部分的行的累加亮度电平在第二存储单元矩阵的行中的存储。加法器将在第一存储单元矩阵的行中累加的电平与在第二存储单元矩阵的对应行中累加的电平相加。根据一个实施例，第一和第二转换器经由不同的列总线连接至矩阵的像素，并且控制电路配置为组织在总线上同时读取分别属于像素矩阵的第一和第二部分的两行。根据另一可选实施例，第一和第二转换器经由公共列总线连接至矩阵的像素，并且控制电路被配置为以对应于转换器的采样周期的延迟，组织在总线上相继读取分别属于像素矩阵的第一和第二部分的两行。根据改进，第一和第二存储单元矩阵布置在像素矩阵的每一侧。为了提高图像运动MTF，除了最后一个像素外，在列的每个像素中提供光敏元件、 存储节点、将光敏元件连接至存储节点的第一转移晶体管，以及将像素的存储节点连接至该列的下一个像素的光敏元件的第二转移晶体管，并且第二转移晶体管被连接为与第一转移晶体管在相同时间活动。
从本发明的具体实施例的随后的描述，其他的优点和特征将变得更加清楚明显， 所述具体实施例仅为了非限定性示例的目的而给出，并通过附示说明，其中上述图1示意性地表示CXD技术中传统的TDI图像传感器；上述图2示意性地表示CMOS技术中传统的TDI传感器；图3示意性地表示使得能够放松时间约束的CMOS TDI传感器的实施例；图4表示CMOS传感器的五晶体管像素；图5是图示说明作为图3的传感器的一部分的图4的像素的使用的时序图；图6是表示图3中的存储器的使用的表格；图7表示CMOS TDI传感器的另一个实施例；图8表示CMOS TDI传感器的另一个实施例；图9示意性地表示使得能够改善图像运动MTF的CMOS TDI传感器的实施例；图IOa和IOb用符号表示位于两个测量阶段的图9类型的传感器；以及图11是图示说明图9类型的传感器的操作的时序图
具体实施例方式为了放松对CMOS技术中的TDI传感器的操作的时间约束，此处提出了一种解决方案，其中累加操作所需时间被除以二。时间约束中的一个重要因素实际上是将当前亮度电平与在存储器中存储的值累加所需的时间。这可以通过为每列像素提供两个独立的累加通道来实现，每个通道与分离的存储器相关联，二者同时或几乎同时地使用。图3示意性地表示使得能够实现该解决方案的架构的实施例。出于举例目的，光敏像素&的矩阵用六行五列来表示。一般地，累加存储器16a与前一半(a first half)的行相关联，而分离的累加存储器1 与后一半(the second half)的行相关联。因此对应于前一半的像素的值可以在对应于后一半的像素的值被写入存储器16b的同时被写入存储器16a中。在图3中，累加存储器16a与像素矩阵的奇数行相关联，并且累加存储器16b与像素矩阵的偶数行相关联。这里，每一列的奇数排(rank)像素和偶数排像素通过分离的读总线连接至它们各自的存储器16a和16b。在这些总线的每一条上配备有模数转换器ADC。因此，在存储器16a和16b中累加之前，像素提供的模拟电平转换为数字电平。采用这样的配置，对应于奇数像素的值可以在对应于偶数像素的值被写入存储器 16b的同时被写入存储器16a中。
6
例如如图解说明的，通过加法器在存储器级发生累加，该加法器用存储单元中的内容与对应的模数转换器ADC提供的值的和代替所述存储单元中的内容。存储器16a和16b中的内容可经由到达加法器20的两个输入的相应的总线访问。 每一列提供一个加法器20，可用于完成在每个存储器16a和16b中进行的部分累加。该加法器可包含在图像传感器内部或者远程地位于外部电路(未示出)中。累加存储器16a、16b和像素由控制电路18管理，其操作将进一步详细描述。每个累加存储器16a和16b优选地具有与像素矩阵相同的配置，S卩，图3的示例中的六行五列的存储单元矩阵的形式。更进一步，如所表示的，存储器16a和16b优选地在物理上在列的方向上位于像素矩阵的每一侧。这一布置使得便利于布线连接。与图2的传统配置相比较，存储器尺寸加倍。这对传感器的总体大小没有显著的影响，因为传感器通常包括比列少得多的行。因此，与传感器的其他组件特别是输入/输出凸块(bump)相比，增加了几乎不影响传感器的宽度的相对少量的存储器行。图4表示传统类型的CMOS像素，称为“5T”，其可以在像素矩阵中使用。其包括光电二极管Dl，该光电二极管Dl具有本征电容器Cl或积分电容器，使得能够累加通过照射像素的光产生的电荷。转移晶体管TG将光电二极管Dl连接到跟随晶体管M2的栅极。晶体管M2的栅极电容器和连接至晶体管M2的栅极的其他组件的电容器形成缓冲电容器C2。读晶体管(或线选择晶体管)RD将跟随晶体管M2的源极连接至列总线Be。复位晶体管RST 将电容器C2连接至正电源线Vdd。快门以及防溢出(anti-blooming)晶体管OBT将光电二极管Dl连接到线Vdd。为方便起见，下文中，晶体管的控制信号具有与晶体管相同的名称。这种类型的像素使得能够实现全局快门传感器，即，能够使其所有像素在同一时间曝光并能够使得在曝光后连续读取像素电平的传感器。其操作过程简要如下。晶体管 OBT首先导通，保持电容器Cl在复位电平。当曝光阶段开始时，晶体管OBT截止。晶体管 TG、RST和RD也截止。电容器Cl对由照射光电二极管Dl的光生成的电荷进行积分。在曝光结束之前，晶体管RST被短暂的激活以复位缓冲电容器C2。在曝光结束时，晶体管TG被短暂地激活以将电荷从电容器Cl转移至缓冲电容器C2。晶体管OBT被短暂激活以复位电容器Cl用于新的曝光阶段。在每一个曝光阶段期间，与前一曝光相对应的电压电平存储在缓冲电容器C2中。在通过晶体管RST复位之前，可在任意时间通过激活读晶体管RD将该电压电平转移至总线Be。除了复位积分电容器Cl之外，快门晶体管OBT可以通过它的截止状态用于定义在转移晶体管TG的两个连续激活之间的可调节曝光窗的目的。该晶体管的另一个功能是用于在积分阶段期间防止从电容器Cl到电容器C2的电荷溢出。为此，将晶体管OBT的栅极电平设定为低于晶体管TG的栅极电平值的值，以经由晶体管OBT增强多余电荷的流动，从而保留在电容器C2中存储的在前信息。具有相对低的值以最小化读取噪声的电容器C2呈现复位时的噪声电平(称为参考电平)，其被加到转移自电容器Cl的信号电平(即想要的电平)。为了削弱该噪声的影响，通常执行相关双采样(CDQ，S卩，首先采样像素的参考电平，然后从在从电容器Cl转移后采样的电平中减去参考电平。如果在此所描述类型的传感器中期望相关双采样，这意味着像素的参考电平也需要被读取，以便在每次曝光时从存储在存储器16a和16b中的累加值减去它们。这造成了这种类型的传感器的时间约束。直接在对应于每个像素的累加存储单元中减去参考电平的值，在这种情况下，加法器被交替地用作加法器和减法器。图5是更详细地图解说明在其像素是5T类型的情况下图3中的传感器的操作的时序图。在转移晶体管TG的周期性激活之间定义通常对应于线时间IY的连续的曝光周期。刚刚在每个转移TG之后，晶体管OBT被短暂激活以复位积分电容器Cl并开始下一曝光周期。缓冲电容器C2的复位RST近似发生在两个转移TG的中间位置。在每个复位RST和下一个转移TG之间执行列的每个像素的参考电平的读取。由于偶数像素和奇数像素通过独立的总线Bc连接至独立的累加存储器，可同时读取偶数像素和奇数像素的电平。因此，如关于六像素列的示例所示的，执行3个连续的像素对的读取， 而不是在传统传感器中执行的6个连续的单个像素的读取。从包含累加的亮度电平的对应的存储单元的内容中减去由此得到的参考电平。在每一个转移TG和随后的复位RST之间，执行列的每个像素的信号电平的读取。 关于参考电平，列的6个像素的信号电平在3个周期读取，并成对发送至各自的累加存储器 16a 和 16b。列的像素的读取顺序不重要，因为求和顺序不影响结果。贯穿线时间IY始终在缓冲电容器C2上可获得要读取的电平。已经关于使用5T像素描述了图5的时序图。然而，4T像素也可以在传感器中使用。在4T像素中，没有快门晶体管0ΒΤ。如果生成方法具有足够的质量，并且不需要晶体管 OBT的快门和防溢出功能，积分电容器Cl的复位功能可由晶体管TG执行。实际上，在晶体管TG每次激活时，电容器Cl的全部电荷可以被转移至电容器C2，导致在空状态复位电容器 Cl。因此，光电二极管Dl是针扎光电二极管(pinned photodiode)。图6是针对像素Pxl至Px6的列，图解说明在图3的传感器的操作期间，由控制电路18组织的存储器16a和16b的对应单元Σ的管理的示例的表格。表格的连续的列对应于连续的线时间IV。对应于奇数像素的存储器16a的单元由后缀“a”标识，而对应于偶数像素的存储器16b的单元由后缀“b”标识。表格的格子(box)中的数字指示单元存储器的排数(rank)。使用单元的顺序不重要。在这个示例中，假设一个并且相同的像素在连续的线时间IY的电平在具有递增的排的单元中累加。因此，像素I3Xl的连续电平在单元Σ Ia至 Σ 6a中累加，然后其以循环的方式被重用。在每一个线时间，进一步试图在相同的存储单元中累加该列的下一像素的电平， 直到在连续线时间的该列的所有像素的电平都已累加在相同的单元中。这一目标用表格中的阴影线单元表示，从在第一线时间的第一像素Pxl开始。因此，从第一至第六线时间，像素Pxl至1^6的电平被连续累加在单元Σ 1中。实际上，由于奇数和偶数像素与不同的存储器相关联，奇数像素的电平被累加在一个单元Σ Ia中，而偶数像素的电平被累加在单元 Σ Ib中。在第6线时间的结尾，单元Σ Ia和Σ Ib每一个都累加了半列像素的电平。此时， 如所图解说明的，对单元Σ Ia和Σ Ib中的内容求和以提供完整的列的累加电平。该电平对应于最终图像中的线Ll的像素。类似地，从第二线时间开始，该列的像素的电平在单元Σ2b中累加，它们的内容在第七线时间求和以形成最终图像中的新线L2。图7表示图3的传感器的可替代实施例。提供连接至两个存储器16a和16b的单个列总线，而不是为列的奇数和偶数像素提供分离的列总线。因此，每个列总线连接至两个 ADC转换器，一个用于存储器16a，另一个用于存储器16b。这一配置具有不需要列之间的复杂互连的优点，但是使得不能精确地同时将奇数像素电平和偶数像素电平传送至存储器16a和16b。然而，对读总线的像素转移可以几乎同时执行。为此，以对应于布置在列的末端的采样电路或ADC转换器所需的时间周期相对应的轻微延迟执行奇数和偶数像素的转移。与转换和累加所需的时间相比，所述采样周期较小。更精确地，首先激活(例如)奇数像素的读和对应的奇数ADC转换器的采样。一旦采样周期已经过去，则去激活(deactivate)奇数转换器的采样和奇数像素的读取，并激活偶数像素的读取和对应的偶数ADC转换器的采样。然后，在以类似的方式对两个新的奇数和偶数像素继续进行之前，在转换和累加所需的时间期间发生等候。与图3的解决方案相比，增加了 N/2的采样延迟。然而，列的处理时间保持为远远短于传统解决方案中执行N个连续转移所需的时间。到目前为止，已经描述了其中同时(或准同时)读取涉及奇数和偶数像素对的解决方案。因为在线时间期间行的读取顺序不重要，同时读取的像素可以是任何排。图8表示图3的传感器的另一个可替代实施例，其中根据另一种布局选择同时读取的像素。此处，累加存储器16a与像素矩阵的上半部分的行相关联，而累加存储器16b与像素矩阵的下半部分的行相关联。每一列的上半部分的像素和下半部分的像素通过分离的读取总线连接至它们各自的存储器16a和16b。采用这样的配置，在对应于像素矩阵的下半部分的像素的值写入存储器16b中的同时，对应于像素矩阵的上半部分的像素的值可以写入存储器16a。与图3的结构相比，这个解决方案具有不需要列之间的复杂连接的优点，同时避免了在图7的结构中读取每一对的第二个像素所需要的采样延迟。因此，在TDI模式工作的传感器矩阵的架构可以在一半的时间内包括两倍的线积分，因此具有一半长的线时间，以最小化关联至检测电路上的图像位移的运动影响。这种具有空间过采样的架构允许接近用CXD检测器自然获得的图像运动MTF性能。到目前为止，已经描述了通过两个独立的存储器使得像素列的处理时间除以2的解决方案。自然可以容易地理解，通过提供K个独立的存储器可以将处理时间除以K。在优选实施例中，通过如在之前已经提出的那样将每个像素细分为2(或者更多)、但是通过进一步提供限制对细分因子的值的时间约束的增大而不是以细分因子的平方来增大时间约束的特定像素矩阵架构，来增大运动MTF。因此，通过将每个像素细分为2， 时间约束仅增大因子2，而不是4。通过增大传感器的时间分辨率而不增大其空间分辨率来获得这一效果。“时间分辨率”的意思是每时间单位内进行的测量的次数，而“空间分辨率”的意思是每距离单位内进行的测量的次数。增大时间分辨率使得能够提高运动MTF，而保持空间分辨率限制了处理图像所需要的资源。通过在运动方向上将每个像素细分为与该像素覆盖相同表面的多个子像素，来增大时间分辨率。通过使对应于像素尺寸的连续子像素的滑动组的值总计在单值中，来保持空间分辨率。该组以与图像相同的速度“滑动”，即以一个线时间内一个像素的速率位移。为了有效增大时间分辨率，每当所述组已经位移了一个子像素时产生新的集合。图9示意性地表示能够实现该原则的CMOS技术中的传感器TDI的列的第一像素。 这个传感器是全局快门传感器，即，传感器的所有像素在相同的时间进行积分。在为了示例的目的而在下文中描述的传感器实施例中，每个像素在位移方向上被细分为2个，以从0. 64的运动MTF增大至0. 9。与传统的“4T”类型的像素类似，每个像素I3X包括光电二极管D及其积分电容器 Cl、转移晶体管TG1、跟随晶体管M2和读晶体管RD。晶体管M2的栅极电容器和连接至晶体管M2的栅极的其他组件的电容器形成缓冲电容器C2或存储节点。行中的像素的读晶体管 RD由该行共用的选择线来控制。复位晶体管RST将电容器C2连接至正电源线Vdd。为方便起见，下文中，晶体管的控制信号具有与晶体管相同的名称。此外，奇数像素的某些元件的参数具有后缀“0”，而偶数像素的相同元件的参数具有后缀“e”。图9的每个像素进一步包括将像素的电容器C2连接至列中的下一像素的光电二极管D的额外的转移晶体管TG2 (列中的最后一个像素将没有这样的额外的转移晶体管)。 同一像素的转移晶体管TGl和TG2被同步控制，为此，它们的栅极接收相同的控制信号。所有奇数像素的两个转移晶体管TGlo和TG2o优选地经由单条线TGo同步地控制，而所有偶数像素的两个转移晶体管TGle和TGk经由单条线TGe同步地控制。可能期望列的第一像素1^x1以与其他像素完全相同的方式工作。为此，例如提供连接在像素I3Xl的光电二极管和线Vdd之间的复位晶体管Trst。所述晶体管Trst由偶数像素转移晶体管的控制线TGe激活。由此像素^cl的电容器Cl电荷(其电荷不能转移至前一像素的电容器(^)在控制偶数像素转移晶体管时复位。此外，列的最后一个像素是传统的像素一它不包括第二转移晶体管TG2，因为没有连接这个晶体管的下一个像素。图IOa和IOb表示具有传感器的两个操作阶段的图9类型的像素的列。所述列与图像的运动平行。圆圈表示电容器C2，三角形表示读取电路(晶体管M2和RD)。这些图对应于时间分辨率除以2的情形。因此，所示的每个像素实际上是子像素， 并且被指定为“像素对”的列中的两个连续的子像素形成具有原始空间分辨率的单个像素。 如所表示的，像素对优选地占正方形表面，而且每个像素的亮度是其高度的两倍，从而保持原始形成因子。面向列，参考图像或测试图案已经以垂直条的形式表示为向下滚动。测试图案包括以像素对的间距(S卩，以对原始空间分辨率的NyquiSt限制)的亮和暗切片的交替。因此，每个切片具有像素对的高度，并在线时间IY内扫描像素对。在图IOa中，测试图案的第一暗切片已经在列的开头的两个像素Pxl和Px2的前面经过，而第一亮切片已经在列的下一个两个像素Px3和1^x4的前面经过。在列中始终重
复这一配置。如箭头所表示的，每个奇数像素的两个转移晶体管被激活，由此由像素Pxl和 1^2(两者都已经看到测试图案的第一暗切片)的光电二极管积分的电荷在第一电容器C2 中求和，而由像素Px3和Px4 (两者都已经看到测试图案的第一亮切片)的光电二极管积分的电荷在第三电容器C2中求和。在该列中始终重复这样的配置，从而奇数排的每个电容器C2，即每个电容器C2o，接收相邻像素对的电荷的总和。在下一个半线时间期间将在列总线Bc上依次读取电容器C2o的电压电平，在该下一个半线时间期间，在光电二极管上开始新的积分。在图IOb中，对应于随后的一个半线时间，测试图案的第一暗切片已经向下位移了一个像素，并已经扫描了像素Px2和1^x3，而第一亮切片已经扫描了下一个两个像素Px4 和1^x5。在列中始终重复这一配置。如箭头所表示的，每个偶数像素的两个转移晶体管被激活，由此由像素Px2和 1^3(两者都已经看到测试图案的第一暗切片)的光电二极管积分的电荷在第二电容器C2 中求和，而由像素Px4和Px5 (两者都已经看到测试图案的第一亮切片)的光电二极管积分的电荷在第四电容器C2中求和。在该列中始终重复这样的配置，从而偶数排的电容器C2， 即每个电容器C2e，接收相邻像素对的电荷的总和。在下一个半线时间期间将在列总线Bc上依次读取电容器Ck的电压电平。在当前半线时间期间，将读取奇数电容器C2o的电压电平。可以观察到，通过在每一采样使用其信息被聚集的像素对，即空间分辨率不增大， 相同的图像切片因此能够每半线时间地被采样，即得到两倍高的时间分辨率。如在图IOa和IOb的帮助下可确定的，这导致在线时间期间在总线上读取的电平的数量与细分因子成比例，而不是与细分因子的平方成比例。如果像素的电平必须在总线 Bc上独立地读取，则对于图IOa和IOb的每一个将执行两倍的读取，即在每一个半线时间。图11是图解说明在图IOa和IOb的阶段以及随后的阶段期间与像素Pxl和1^x2 有关的主要信号的变化的示例的时序图。时序图被垂直的混合线(mixed line)分割为细分为等于半线时间的时间段。第一信号表示像素Pxl和Px2的电容器Cl的电荷的平均状态。将观察到，电容器 Cl和C2的零电荷电平对应于高电势(例如Vdd)，而对应于递增的电子数目的递增的电荷电平以从高电势递减的方式变化。在对应于图IOa的第一个半线时间期间，像素Pxl看到从暗切片到亮切片的转变， 像素Px2在整个半线时间内看到暗切片。像素Pxl和Px2的电容器Cl充电在弱电平。在第一个半线时间结束之前，激活信号RST以复位电容器C2。如所表示的，以线时间或者优选地以半线时间为周期重复该复位。RST信号的激活可在半线时间内的任意时刻发生。如所表示的，优选地将近每个半线时间的中间被激活，其将使得能够执行相关双采样以补偿参考电平。因此，在RST信号的激活和半线时间的末端之间，参考电平从电容器C2传送至总线Be，以便能够从在随后的阶段传送的信号电平减去这些电平。在第一个半线时间末端，奇数像素的转移晶体管对TGo被激活。像素Pxl和Px2 的电容器C 1的电荷被转移并在像素I3Xl的电容器C2o中求和，该电容器的电压电平表示对应幅度的等级(此处为弱)。随后晶体管TGo以一个线时间为周期被周期性地激活。在对应于图IOb的第二个半线时间期间，像素Px2和1^x3的电容器Cl看到像素 Pxl和Px2在前一个半线时间所看到的内容。这些像素的电容器Cl (没有对于像素Ρχ3示出电平)充电至低电平。在整个该时间，像素Pxl看到亮切片，电容器Cl充电至高电平。
在第二个半线时间末端，偶数像素的转移晶体管对TGe被激活。像素Px2和Px3 的电容器Cl的电荷在像素Px2的电容器C2e中求和，该电容器的电压电平表示对应幅度的等级(再次为弱)。随后晶体管TGe以一个线时间为周期被周期性地激活。在第三个半线时间期间，看到亮切片滚动的像素Pxl和Px2的电容器Cl充电至高电平。在第三个半线时间末端，奇数像素的转移晶体管对TGo再次被激活。像素Pxl和 Px2的电容器Cl的电荷在像素I3Xl的电容器C2o中求和，该电容器的电压电平表示对应幅度的等级(此次为高)。因此，半线时间以相似方式一个个地继续下去。可以观察到，电容器C2上的电平呈现对应于测试图案的间距的、随线时间周期的大致周期性的变化。通过将时间分辨率增大因子2而不影响空间分辨率，运动MTF以这种方式从0. 64 增大到0.9。此处所描述的原理对于任意细分的因子N都是有效的，虽然大于2的因子不实质地提高运动MTF (对于因子3得到0. 955，以及对于因子4得到0. 975)。为了将时间分辨率增大因子N，其同样也将把时间约束增大因子N(而不是N2)，图 9的每个像素包括将光电二极管D连接至像素存储电容器C2的转移晶体管TG1，以及将存储电容器C2连接至随后的N-I像素的各自的光电二极管的N-I个额外的转移晶体管(TG2， TG3……TGN)。像素的这些N个转移晶体管可在相同的时间被激活，以在像素存储电容器C2 中对由此形成的N-元组(N-uplet)像素的N个光电二极管的电荷求和。提供具有N个转移晶体管控制线的总线，在每个线时间的iIY/Ν时刻激活排i的线，并控制排i+kN的像素的转移晶体管，其中k = 0，l，2，……。结合图3，7或8中的两个分离的存储器，图9中的实施例使得能够显著地提高图像运动MTF，而不增大时间约束。实际上，时间约束由于时间过采样而乘以2，但是由于两个独立的累加通道而除以2。
权利要求
1.一种时间延迟积分(TDI)图像传感器，包括 以行和列组织的光敏像素(Px)矩阵；用于每一列的第一模数转换器(ADC)，通过列总线连接至该列的若干像素的输出； 第一存储单元矩阵(16a)，被连接用来接收第一转换器的输出；以及控制电路(18)，配置为组织在列总线上读取像素和在第一存储单元矩阵中写入第一转换器的输出，以便将若干行像素的累加亮度电平存储在存储单元行中；其特征在于，第一存储单元矩阵(16a)用控制电路配置为存储像素矩阵的第一部分的行的累加亮度电平；并且所述传感器包括用于每一列的第二模数转换器(ADC)，经由列总线接收该列的、属于像素矩阵的第二部分的像素的输出，该第二部分不同于第一部分；第二存储单元矩阵(16b)，被连接用来接收第二转换器的输出； 所述控制电路进一步配置为组织像素矩阵的第二部分的行的累加亮度电平在第二存储单元矩阵的行中的存储；和加法器(20)，被连接用来对在第一存储单元矩阵的行中累加的电平和在第二存储单元矩阵的对应行中累加的电平求和。
2.如权利要求1所述的图像传感器，其中第一和第二转换器(ADC)通过不同的列总线连接至矩阵的像素(Px)；以及控制电路(18)被配置为组织分别属于像素矩阵的第一部分和第二部分的两行在总线上的同时读取。
3.如权利要求1所述的图像传感器，其中第一和第二转换器(ADC)通过公共列总线连接至矩阵的像素(Px)；以及控制电路(18)被配置为以对应于转换器的采样周期的延迟，组织分别属于像素矩阵的第一部分和第二部分的两行在总线上的两个连续读取。
4.如权利要求1所述的图像传感器，其中第一(16a)和第二(16b)存储单元矩阵布置在像素(Px)矩阵的每一侧。
5.如权利要求1所述的图像传感器，其中控制电路被配置为以下述方式控制像素 (Px)像素被同时曝光并按行顺序读取至存储单元矩阵(16a，16b)
6.如权利要求5所述的图像传感器，其中控制电路(18)被配置为执行像素(Px)的相关二次采样。
7.如权利要求1所述的图像传感器，其中除最后一个像素外，列的每个像素(Pxl)包括光敏元件(Do)； 存储节点(CM)；以及将光敏元件连接至存储节点的第一转移晶体管(TGlo)；将所述像素的存储节点(C2o)连接至该列的下一个像素(Px2)的光敏元件(De)的第二转移晶体管(TG2o)，并且该第二转移晶体管被连接为与第一转移晶体管在相同时间活动。
8.如权利要求7所述的图像传感器，其中，在操作时，奇数排的每个像素(Pxl)的第一和第二转移晶体管(TGo)在周期性线时间的第一时间位置被激活，而偶数排的每个像素(Px2)的第一和第二转移晶体管(TGe)在线时间的、不同于第一时间位置的第二时间位置被激活。
9.一种用于管理时间延迟积分(TDI)图像传感器的方法，包括如下步骤 读取光敏像素(Px)矩阵的若干行的亮度电平；以及在存储单元的第一矩阵(16a)的行中累加所述亮度电平； 其特征在于，该方法包括以下步骤连续地读取像素矩阵的第一部分的行的亮度电平，以在存储单元的第一矩阵(16a)的对应行中累加它们；连续地读取像素矩阵的不同于第一部分的第二部分的行的亮度电平，以在存储单元的第二矩阵(16b)的对应行中累加它们；同时操作以读取属于像素矩阵的第一部分的行的电平和属于像素矩阵的第二部分的行的电平，或者以对应于模数转换器的采样周期的延迟几乎同时地操作；以及将在第一存储单元矩阵的行中累加的电平和在第二存储单元矩阵的行中累加的电平相加(20)。
10.根据权利要求9所述的方法，包括以下步骤在每次读取像素的亮度电平之前读取像素的参考电平；以及从在存储单元矩阵的行中累加的亮度电平中减去参考电平。
11.根据权利要求9所述的方法，还包括以下步骤在光敏像素矩阵(Px)的列中定义若干个连续像素的组； 曝光该组像素； 聚集该组像素的信息； 将该组像素位移一个像素；以及从曝光步骤开始重复。
全文摘要
具有高视频捕获速率的CMOS技术中的图像传感器。时间延迟积分图像传感器包括以行和列组织的光敏像素(Px)矩阵，与控制和加法装置(18)相关联以在存储单元行中存储若干行像素的累加亮度电平的第一存储单元矩阵(16a)。第一存储单元矩阵(16a)配备有控制和加法装置，以在其行中存储像素矩阵的前一半行的累加亮度电平。该传感器包括与控制和加法装置相关联的第二存储单元矩阵(16b)，用于在第二存储单元矩阵的行中存储像素矩阵的后一半的行的累加亮度电平。提供装置(20)，用于将在第一存储单元矩阵的行中累加的电平与在第二存储单元矩阵的对应行中累加的电平相加。
文档编号H04N5/378GK102256070SQ20111021984
公开日2011年11月23日 申请日期2011年5月17日 优先权日2010年5月17日
发明者伊冯·卡佐克斯, 贝努瓦·吉法德 申请人:原子能和代替能源委员会