专利名称：一种高速并行接口电路的制作方法
技术领域：
本发明属于数字通信领域，尤其涉及一种高速并行接口电路。
背景技术：
随着数字通信业务的蓬勃发展导致通信系统对通信接口传输带宽提出了前所未有的挑战，其中高速并行接口与高速串行接口解决方案在光纤通信、数据交换等领域有着广泛的应用。对高速并行传输而言，数据的有效恢复和通道同步为传输瓶颈，主要存在两个问题一是当单线传输速率越来越快时，相应每位数据所占的时间窗口越来越小，导致时钟很难在数据的有效窗口准确采样；二是由于并行传输的各条数据路径延迟不同，导致接收端很难有效的同步接收数据。在现有技术中，数据接收端主要是采用两种方式实现数据恢复，一种是基于训练序列的数字电路，另一种是模拟时钟数据恢复。基于训练序列电路进行高速数据的恢复时， 先对训练序列进行采样，根据采样值得到时钟的相位，然后通过对锁相环进行时钟相位的调整，使得能够在数据窗口中央采样。各个通道通过上述方式采样调整完成后再对各个通道采样数据进行同步处理。通过上述的电路能够快速将数据恢复且同步，但缺点是不能够动态实时的对采样相位进行调整，当出现大相位的抖动和漂移时会导致采样错误。对于模拟时钟数据恢复电路，首先通过时钟恢复电路得到采样时钟，然后对数据进行采样从而正确地采样传输数据。该电路要求输入数据是非归零编码(NRZI)，电路首先通过边沿检测器检测数据沿的跳变，然后提取相位信息，最后通过时钟调整电路输出时钟。但模拟时钟数据恢复电路设计较为复杂，对于突发的数据信号不能满足快速同步要求，大相位的抖动容易导致锁相环失锁，锁相环锁定时间较长，并且只提供了串行时钟数据的恢复和采样，而并未提供并行的数据传输解决方案。
发明内容
本发明的目的在于提供一种高速并行接口电路，旨在解决上述背景技术中存在的问题。本发明的目的是这样实现的 一种高速并行接口电路，包括 接收数据并整形的LVDS接收模块；
与LVDS接收模块连接，在多个相位时钟下对LVDS接收模块输出的数据进行过采样的数据采样模块；
与数据采样模块连接，在数据采样模块输出的过采样数据中选出最佳采样数据并通过 NRZI解码恢复出原始数据的数据恢复模块；以及
与数据恢复模块连接，对数据恢复模块输出的数据进行移位调整的字同步模块。所述数据采样模块包括
产生η个相位的采样时钟的DLL锁相环，所述η为大于1的整数；与DLL锁相环连接，在所述η个采样时钟下对所述LVDS接收模块输出的数据进行过采样的过采样单元；
与过采样单元连接，将过采样单元输出的数据同步到一个时钟域内的采样同步单元;
以及
与采样同步单元连接，对采样同步单元输出的数据进行滤波的数字滤波器。所述DLL锁相环基于源同步时钟信号产生η个相位的采样时钟。所述采样同步单元还将过采样单元输出的数据进行串并转换。所述数据恢复模块包括
检测过采样数据的跳变沿的数据边沿检测单元；
与数据边沿检测单元连接，根据数据边沿检测单元检测到的跳变沿信息得出数据的最佳采样点的鉴相编码单元；
与数据采样模块和鉴相编码单元连接，根据鉴相编码单元输出的最佳采样点从数据采样模块输出的过采样数据中选出最佳采样数据的多路选择器；以及
与多路选择器连接，对多路选择器输出的数据进行NRZI解码的NRZI解码单元。所述数据边沿检测单元通过对过采样数据组成的数据向量进行异或得到中间向量实现对过采样数据跳变沿的检测。所述鉴相编码单元中存储预先计算设计的查找表，根据数据边沿检测单元输出的中间向量查找输出最佳采样相位期望向量；所述多路选择器根据鉴相编码单元输出的最佳采样相位期望向量进行选择，输出最佳采样数据。所述字同步模块包括移位计算单元和异步FIFO单元，所述移位计算单元用于在训练阶段基于预设的同步字对接收到的非同步字数据进行移位调整，计算并存储移位数， 以及在正常数据传输阶段按照所存移位数对数据进行移位，并将移位调整后的数据写入异步FIFO单元。所述移位计算单元还用于在完成移位并计算出移位数后产生WrdRdy信号；对所述异步FIFO单元的读信号在各通道的移位计算单元均已产生WrdRdy信号，并且所有的 WrdRdy信号均有效时有效。所述对各通道的WrdRdy信号进行逻辑与处理得到AllRdy信号，当AllRdy有效且同步字到来时将数据存入所述异步FIFO单元中；对于所述异步FIFO单元的读信号在 AllRdy有效至少一个时钟周期后有效。本发明的突出优点是本发明使用过采样和字同步相结合，对源同步的并行数据进行准确采样恢复和同步，通过对过采样数据实时动态地同步、滤波、鉴相、选择等处理，能够实现实时动态地、正确地采样和恢复出有效窗口中央的数据。
图1是本发明实施例提供的高速并行接口电路的结构图2是本发明实施例提供的高速并行接口电路中数据采样模块的结构图； 图3是本发明实施例提供的高速并行接口电路中数据恢复模块的结构图； 图4是本发明实施例提供的高速并行接口电路中字同步模块的结构图。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。高速并行数据的传输由多个通道组成，在本发明实施例中，各通道的高速并行接口电路结构如图1所示。每一个单通道(并行数据中的一位数据路径)包括数据采样恢复 (微调)和字同步(粗调)两个部分。数据采样恢复部分包括依次电性连接的低电压差分信号(LVDS)接收模块1、数据采样模块2和数据恢复模块3。LVDS接收模块1接收各通道中的数据并进行整形后输出， 数据采样模块2在多个相位时钟下对数据进行过采样，数据恢复模块3在过采样数据中选出最佳采样数据通过NRZI解码恢复出原始数据。字同步模块4通过对接收到的数据进行移位调整，使各个通道数据的字对齐。初始状态下，首先通过训练序列对各个传输通道进行粗调的字同步，以同步通道之间超过一个或半个采样时钟周期的延迟，在系统初始化训练完成后的正常数据传输过程中，通过微调实时动态的调整数据的最佳采样相位。图2示出了本发明实施例提供的上述数据采样模块2的结构，包括DLL锁相环21、 过采样单元22、采样同步单元23和数字滤波器24。在本发明实施例中，DLL锁相环21基于LVDS接收模块1输出的源同步时钟(即发送数据端发出的随路时钟)信号产生η (η为大于1的整数，例如η为8、16等)个相位的采样时钟。过采样单元22在所述η个采样时钟下对LVDS接收模块1输出的高速串行数据进行过采样。采样同步单元23将过采样数据同步到一个时钟域内处理，最后经数字滤波器 24去除数据在传输中的突变和采样中出现的毛刺。本发明实施例采用双边沿采样，每个相位时钟采样4位数据(分2个时钟周期完成)，在采样数据同步过程中，预先选定所述DLL锁相环21产生的η个相位时钟中的一个(例如0相位时钟)，将所有采样数据均同步到该相位时钟下。所述采样同步单元23在进行采样数据的同步处理过程中还要完成数据的串并转化，即将每个时钟下采样所得的4位串行数据转化为4路并行数据，从而既可以降低其后数据恢复处理的时钟频率，还便于其后的训练序列的字同步处理，最终采样同步单元23共输出4*η位数据。应当理解，对本领域的技术人员而言，上述过采样也可采用单边沿采样实现。本发明实施例利用源同步时钟进入DLL锁相环21产生过采样需要的各相位时钟， 可以避免由于发送端和接收端时钟频率的不相同而在数据恢复时进行数据的插入和删除， 而利用数字滤波器则能够将传输路径中出现的突变或过采样中出现的毛刺信号进行滤波， 例如能够将“010”、“101”等滤波成“000”、“111”，从而可以大大降低数据恢复模块的复杂度。图3示出了本发明实施例提供的上述数据恢复模块3的结构，包括多路选择器31、 数据边沿检测单元32、鉴相编码单元33和NRZI解码单元34。经数字滤波后的过采样数据输入至多路选择器31和数据边沿检测单元32。数据边沿检测单元32检测过采样数据的跳变沿，鉴相编码单元33根据数据边沿检测单元32检测到的跳变沿信息得出数据的最佳采样点，多路选择器31则根据该最佳采样点从输入的过采样数据中选出最佳采样数据输出，由NRZI解码单元34对该最佳采样数据进行NRZI解码恢复出原始数据。所述最佳采样点，在本发明实施例中，即为上述η个相位采样时钟中的最佳采样时钟，通常处于两个相邻发生跳变沿的数据对应的采样时钟的中间的时钟可以认为是最佳采样点。作为本发明的一个实施例，数据边沿检测单元32通过对过采样数据组成的数据向量E[el，e2，…，en]进行异或得到中间向量X[xl，x2，…，χη-l]实现对过采样数据跳变沿的检测，其中，en (n=l,…，η)代表第η个采样时钟下采样所得的4位数据。鉴相编码单元33中存储预先计算设计的查找表，根据数据边沿检测单元32输出的中间向量X查找输出最佳采样相位期望向量F[fl，f2，…，fn]。多路选择器31根据鉴相编码单元33输出的最佳采样相位期望向量进行移位和选择，最终输出4位最佳采样数据。对于本领域技术人员来说，可以根据需要灵活对鉴相编码单元33进行编码修改，从而找出最佳采样相位的最大似然值以满足电路的需求。每个通道数据恢复完成后给出DatRdy信号，控制字同步模块4可以对数据进行同步处理。所述字同步模块4的结构如图4所示，包括移位计算单元41和基于流处理的异步 FIFO 单元 42。在初始状态下，发送端将发送预定的一定系列的训练序列数据，例如，以 “0000_0000_0011_1111_1111”为一组进行多次发送。移位计算单元41基于预设的同步字对接收到的非同步字数据进行移位调整，计算并存储所移的位数，并将移位调整后的数据写入异步FIFO单元42。例如，预设的同步字为“0011”，当接收到并行数据是“0001”，则移位计算单元41将数据左移一位。移位计算单元41完成移位并计算出移位数后将产生WrdRdy 信号，当每个通道的移位计算单元41均产生了 WrdRdy信号，并且所有的WrdRdy信号均有效时，将触发接收端的控制单元读取各通道的异步FIFO单元42中的数据。作为本发明的一个优选实施例，将对各通道产生的WrdRdy信号进行逻辑与处理得到AlIRdy信号，当AlIRdy 有效且同步字到来时将数据存入到异步FIFO单元42中，对于异步FIFO单元42的读信号则最好在AllRdy有效至少一个时钟周期后有效。在训练完成后，正常数据传输时，移位计算单元41将根据训练时计算所得的移位数对接收的数据进行移位调整。上述训练序列数据、同步字以及移位操作可以任意设计，不受上述所限。本发明实施例提供的高速并行接口电路使用过采样和字同步相结合，对源同步的并行数据进行准确采样恢复和同步。通过对过采样数据实时动态地同步、滤波、鉴相、选择等处理，能够实现实时动态地、正确地采样和恢复出有效窗口中央的数据，并且能够不受外界温度、湿度、干扰等的影响。与现有技术相比，采用源同步的时钟进行过采样，可以避免过采样过程中，由于时钟偏差而需要进行数据的插入和删除；采用过采样数据采样恢复和字同步的同步方式具有较高的带宽传输能力、较低的等待时间、对抖动和传输通道间延迟容忍度更强的优点；在过采样后使用数字滤波器，可以去除采样数据的突发跳变和采样毛刺， 使系统适应能力更高。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种高速并行接口电路，其特征在于，包括接收数据并整形的LVDS接收模块；与LVDS接收模块连接，在多个相位时钟下对LVDS接收模块输出的数据进行过采样的数据采样模块；与数据采样模块连接，在数据采样模块输出的过采样数据中选出最佳采样数据并通过 NRZI解码恢复出原始数据的数据恢复模块；以及与数据恢复模块连接，对数据恢复模块输出的数据进行移位调整的字同步模块。
2.如权利要求1所述的高速并行接口电路，其特征在于，所述数据采样模块包括产生η个相位的采样时钟的DLL锁相环，所述η为大于1的整数；与DLL锁相环连接，在所述η个采样时钟下对所述LVDS接收模块输出的数据进行过采样的过采样单元；与过采样单元连接，将过采样单元输出的数据同步到一个时钟域内的采样同步单元;以及与采样同步单元连接，对采样同步单元输出的数据进行滤波的数字滤波器。
3.如权利要求2所述的高速并行接口电路，其特征在于，所述DLL锁相环基于源同步时钟信号产生η个相位的采样时钟。
4.如权利要求2所述的高速并行接口电路，其特征在于，所述采样同步单元还将过采样单元输出的数据进行串并转换。
5.如权利要求1所述的高速并行接口电路，其特征在于，所述数据恢复模块包括检测过采样数据的跳变沿的数据边沿检测单元；与数据边沿检测单元连接，根据数据边沿检测单元检测到的跳变沿信息得出数据的最佳采样点的鉴相编码单元；与数据采样模块和鉴相编码单元连接，根据鉴相编码单元输出的最佳采样点从数据采样模块输出的过采样数据中选出最佳采样数据的多路选择器；以及与多路选择器连接，对多路选择器输出的数据进行NRZI解码的NRZI解码单元。
6.如权利要求5所述的高速并行接口电路，其特征在于，所述数据边沿检测单元通过对过采样数据组成的数据向量进行异或得到中间向量实现对过采样数据跳变沿的检测。
7.如权利要求6所述的高速并行接口电路，其特征在于，所述鉴相编码单元中存储预先计算设计的查找表，根据数据边沿检测单元输出的中间向量查找输出最佳采样相位期望向量；所述多路选择器根据鉴相编码单元输出的最佳采样相位期望向量进行选择，输出最佳采样数据。
8.如权利要求1所述的高速并行接口电路，其特征在于，所述字同步模块包括移位计算单元和异步FIFO单元，所述移位计算单元用于在训练阶段基于预设的同步字对接收到的非同步字数据进行移位调整，计算并存储移位数，以及在正常数据传输阶段按照所存移位数对数据进行移位，并将移位调整后的数据写入异步FIFO单元。
9.如权利要求8所述的高速并行接口电路，其特征在于，所述移位计算单元还用于在完成移位并计算出移位数后产生WrdRdy信号；对所述异步FIFO单元的读信号在各通道的移位计算单元均已产生WrdRdy信号，并且所有的WrdRdy信号均有效时有效。
10.如权利要求9所述的高速并行接口电路，其特征在于，所述对各通道的WrdRdy信号进行逻辑与处理得到AllRdy信号，当AllRdy有效且同步字到来时将数据存入所述异步 FIFO单元中；对于所述异步FIFO单元的读信号在AllRdy有效至少一个时钟周期后有效。
全文摘要
本发明适用于数字通信领域，提供了一种高速并行接口电路，包括接收数据并整形的LVDS接收模块；与LVDS接收模块连接，在多个相位时钟下对LVDS接收模块输出的数据进行过采样的数据采样模块；与数据采样模块连接，在数据采样模块输出的过采样数据中选出最佳采样数据并通过NRZI解码恢复出原始数据的数据恢复模块；以及与数据恢复模块连接，对数据恢复模块输出的数据进行移位调整的字同步模块。本发明使用过采样和字同步相结合，对源同步的并行数据进行准确采样恢复和同步，通过对过采样数据实时动态地同步、滤波、鉴相、选择等处理，能够实现实时动态地、正确地采样和恢复出有效窗口中央的数据。
文档编号H04L7/033GK102510328SQ201110450480
公开日2012年6月20日 申请日期2011年12月29日 优先权日2011年12月29日
发明者吕永其, 张文沛, 陈松 申请人:成都三零嘉微电子有限公司