专利名称：一种多路非同源视频同步变换电路的制作方法
技术领域：
本实用新型涉及视频同步变换电路，具体为ー种多路非同源视频同步变换电路。
背景技术：
随着LED (Light Emitting Diode)大屏应用的扩展,其所接收的输入视频由单路方式朝多路方式发展，且趋向于高清化、多种格式，如从普通的1024*768的分辨率发展至1920*1080P，伴随的时钟频率从74. 25MHz至148. 5MHz ;为了便于控制输出，一般需要由本地同步时钟产生视频输出格式，且伴随视频输出的时钟也需要大范围变换。在此变换过程中，存在着由各种非同源输入视频同步为本地视频输出问题，为解决该问题，现有的同步变换电路的工作原理是单路异步视频进入ASIC (Special integrated circuit)处理后，由本地时钟同步存储至存储设备进行缓冲，再输出。此方案存在的不足为仅能实现单路视频的变换；所能变换的视频分辨率较低，且延迟时间较长。另ー种方式采用FPGA的非片内同步方式，多路非同源数字视频进入FPGA分别进行处理，后经过DDR存储器的缓冲后输出至外部的同步交换芯片，在此由本地时钟做为主时钟进行视频同步并选择输出。其中DDR为独立的双ロ存储器器件(Double dynamic Synchronous RAM), FPGA为现场可编程逻辑阵列(Field programming gate arry)。此方案存在的不足为各种非同源的视频输入在进行同步时采用外部同步交换芯片，会导致逻辑控制电路复杂度增加，可靠性降低，不够灵活。对于不同的视频格式，视频的输出时钟不同，而固定的本地时钟不能输出多种时钟(从74. 25MHz至148. 5MHz)。系统采用外部同步交换芯片，这会使得整体成本高。
实用新型内容本实用新型所解决的技术问题在于提供一种多路非同源视频同步变换电路，以解决上述背景技术中的缺点。本实用新型所解决的技术问题采用以下技术方案来实现一种多路非同源视频同步变换电路，包括存储器、本地时钟、DDR2核控制器、本地时钟变换电路、同步交换电路、本地视频输出设备、乒乓操作先入先出队列、现场可编程门 阵列和输入视频设备，所述DDR2核控制器上连接有两个存储器，所述本地时钟连接在本地时钟变换电路上，所述同步交换电路上连接有本地视频输出设备，所述乒乓操作先入先出队列上连接有输入视频设备，所述现场可编程门阵列上安装有DDR2核控制器、本地时钟变换电路、同步交换电路和乒乓操作先入先出队列，所述现场可编程门阵列上连接着四个乒乓操作先入先出队列，靠近现场可编程门阵列左右两侧的乒乓操作先入先出队列分别与安装在现场可编程门阵列左右两侧的DDR2核控制器相连接。有益效果本实用新型采用了基于FIFO和DDR2存储的方法，能够在单片FPGA内部实现4路不同格式的，非同源视频的采集，并存储至外部DDR2存储器中；与已有的大部分产品采用外挂同步交换芯片的方式比较，在FPGA内部集成了多块FIF0，其可实现高速数据交换，提高了集成度，方便系统的集成设计；采用了高精度的PLL (锁相环技术)，可实现动态变换时钟输出，满足不同视频格式的需要，能提高变换电路的应用范围。
图I为本实用新型的结构原理图。
具体实施方式
为了使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进ー步阐述本实用新型。 參见图1，一种多路非同源视频同步变换电路的结构原理图，一种多路非同源视频同步变换电路，包括存储器I、本地时钟2、DDR2核控制器3、本地时钟变换电路4、同步交换电路5、本地视频输出设备6、乒乓操作先入先出队列7、现场可编程门阵列8和输入视频设备9，所述DDR2核控制器3上连接有两个存储器1，所述本地时钟2连接在本地时钟变换电路4上，所述同步交换电路5上连接有本地视频输出设备6，所述乒乓操作先入先出队列7上连接有输入视频设备9，所述现场可编程门阵列8上安装有DDR2核控制器3、本地时钟变换电路4、同步交换电路5和乒乓操作先入先出队列7，所述现场可编程门阵列8上连接着四个乒乓操作先入先出队列7，靠近现场可编程门阵列8左右两侧的乒乓操作先入先出队列7分别与安装在现场可编程门阵列8左右两侧的DDR2核控制器3相连接。本实用新型在使用单片现场可编程门阵列8以及不采用外部同步芯片的前提下，实现多路非同源视频的同步变换，本实用新型中，本地时钟变换电路4、多路高速乒乓操作先入先出队列7以及同步交换电路5以及DDR2核控制器3在单片现场可编程门阵列8内部实现。本实用新型的工作流程为多路非同源视频输入进入现场可编程门阵列8内部的各自的乒乓操作先入先出队列7进行每行数据的缓存，由本地产生的时钟读取FIFO数据，经过DDR2核控制器3存储至外部存储器I中，再由本地产生的行场信号读取存储器I中的数据输出，由此方式实现非同源格式输入至同步输出的变换。以上显示和描述了本实用新型的基本原理和主要特征及本实用新型的优点，本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内，本实用新型要求保护范围由所附的权利要求书及其等效物界定。
权利要求1.一种多路非同源视频同步变换电路，包括存储器、本地时钟、DDR2核控制器、本地时钟变换电路、同步交换电路、本地视频输出设备、乒乓操作先入先出队列、现场可编程门阵列和输入视频设备，其特征在于，所述DDR2核控制器上连接有两个存储器，所述本地时钟连接在本地时钟变换电路上，所述同步交换电路上连接有本地视频输出设备，所述乒乓操作先入先出队列上连接有输入视频设备，所述现场可编程门阵列上安装有DDR2核控制器、本地时钟变换电路、同步交换电路和兵兵操作先入先出队列。
2.根据权利要求I所述的一种多路非同源视频同步变换电路，其特征在于，所述现场可编程门阵列上连接着四个乒乓操作先入先出队列，靠近现场可编程门阵列左右两侧的乒乓操作先入先出队列分别与安装在现场可编程门阵列左右两侧的DDR2核控制器相连接。
专利摘要一种多路非同源视频同步变换电路，包括存储器、本地时钟、DDR2核控制器、本地时钟变换电路、同步交换电路、本地视频输出设备、乒乓操作先入先出队列、现场可编程门阵列和输入视频设备，其特征在于，所述DDR2核控制器上连接有两个存储器，所述本地时钟连接在本地时钟变换电路上，所述同步交换电路上连接有本地视频输出设备，所述乒乓操作先入先出队列上连接有输入视频设备，所述现场可编程门阵列上安装有DDR2核控制器、本地时钟变换电路、同步交换电路和乒乓操作先入先出队列，本实用新型采用了基于FIFO和DDR2存储的方法，能够在单片FPGA内部实现4路不同格式的，非同源视频的采集，并存储至外部DDR2存储器中。
文档编号H04N5/262GK202395868SQ20112056678
公开日2012年8月22日 申请日期2011年12月30日 优先权日2011年12月30日
发明者刘金华, 唐清善, 李亚捷 申请人:湖南高科电子科技有限公司