专利名称：高清混合矩阵无缝切换方法及系统的制作方法
技术领域：
本发明涉及音、视频通信领域、高清监控系统等领域，尤其涉及一种高清混合矩阵无缝切换方法及系统。
背景技术：
高清混合矩阵是矩阵的一个分支，输出信号全为高清信号，输入信号可以是模拟/数字，混合是指同一台矩阵可同时支持多种信号的接口和格式。随着视频技术由“看得见”至IJ “看得清”方向发展，混合高清矩阵必然得到越来越广泛的应用。目前，矩阵的切换方式大多为硬切换，由于视频同步、EDID等方面的影响，切换的时间比较长(将近2s)，导致显示终端出现黑屏的情形；输入输出视频接口和图像解析度的差异性，会导致切换时显示终端的画面质量下降，出现画面不连贯不完整甚至无法正常显示的情况。
发明内容
本发明所要解决的技术问题是，克服上述现有技术中出现的黑屏现象。彻底解决输入输出视频接口和图像解析度的差异性问题，在切换时，画面连贯完整、画面清晰，质量好。解决上述技术问题，本发明实施例提供一种高清混合矩阵无缝切换方法，包括如下步骤分析显示终端的最优或者次优分辨率；依据所述显示终端的最优或者次优分辨率对输入视频数据做视频缩放处理，使不同的视频数据的不同分辨率统一成所述显示终端的最优或次优分辨率，并将处理后的视频数据存入DDR2，当接收到切换信号时，将切换前的视频数据存入DDR2的A存储区，待切换的视频数据存入DDR2的B存储区；从DDR2中读取视频数据，进行无缝切换显示，切换前显示A存储区的视频数据，切换中将A存储区和B存储区的视频数据同时输出，将切换后的视频数据存入DDR2的B存储区；将切换后的视频数据送入输出芯片，输出图像。作为举例说明，所述依据所述显示终端的最优或者次优分辨率对输入视频数据做视频缩放处理，具体包括如下步骤选择输入视频数据的一个像素宏块；计算所述像素宏块的像素梯度值；对所述像素宏块的像素梯度值做归一化处理，使像素宏块的像素梯度值在0-1之间；依据不同的像素宏块的像素梯度值分别选择“最近领域法插值”、“双线性插值”和“多项式插值”对输入视频数据做视频缩放处理。作为举例说明,所述像素宏块包括32*32像素点。作为举例说明，所述计算像素宏块的像素梯度值包括如下步骤
选取所述像素宏块中的任意一个像素点，将该像素点的像素强度与其临近的8个像素点的像素强度分别相减，再将得到的差的绝对值相加，得到所述像素点的像素梯度值；计算出像素宏块中所有像素点的像素梯度值，取平均值得到像素宏块的像素梯度值。作为举例说明，当像素宏块的像素梯度值在0-0. 3之间时，选择“最近领域法插值”，当像素宏块的像素梯度值在0. 3-0. 6之间时，选择“双线性插值”，当像素宏块的像素梯度值在0. 6-1之间时，选择“多项式插值”。解决上述技术问题，本发明实施例一种高清混合矩阵无缝切换系统，包括，一个视频输入逻辑，一个与所述视频输入逻辑相连接的视频输入控制模块，一个与所述视频输入控制模块相连接的FPGA控制模块，所述FPGA控制模块还分别连接一个扩展控制接口单元、一个切换控制模块、一个视频输出控制模块，所述视频输出控制模块还连接一个DDR2读写 控制模块，所述DDR2读写控制模块连接一个外设DDR2，一个提供时钟、复位信号的时钟、复位、同步模块，其特征在于，还包括一个EDID读写分析逻辑，一端连接所述FPGA控制模块，一端连接显示终端，用于分析显示终端的最优或者次优分辨率；—个Scaler模块,包括Scaler控制模块,连接所述FPGA控制模块,用于依据所述显示终端的最优或者次优分辨率对输入视频数据做视频缩放处理，使不同的视频数据的不同分辨率统一成所述显示终端的最优或次优分辨率，及Scaler处理器，一端连接所述Scaler控制模块，一端连接所述DDR2读写控制模块，用于将处理后的视频数据存入DDR2，当接收到切换信号时，将切换前的视频数据存入DDR2的A存储区，待切换的视频数据存入DDR2的B存储区；一个无缝切换机，一端连接所述切换控制模块、一端连接所述DDR2读写控制模块，用于从DDR2中读取视频数据，进行无缝切换显示，切换前显示A存储区的视频数据，切换中将A存储区和B存储区的视频数据同时输出，将切换后的视频数据存入DDR2的B存储区；一个视频输出逻辑，一端连接所述无缝切换机，一端连接输出芯片，用于将切换后的视频数据送入输出芯片，输出图像。作为举例说明，所述Scaler控制模块用于选择输入视频数据的一个像素宏块；计算所述像素宏块的像素梯度值；对所述像素宏块的像素梯度值做归一化处理，使像素宏块的像素梯度值在0-1之间；依据不同的像素宏块的像素梯度值分别选择“最近领域法插值”、“双线性插值”和“多项式插值”对输入视频数据做视频缩放处理。作为举例说明,所述像素宏块包括32*32像素点。作为举例说明，所述计算像素宏块的像素梯度值包括选取所述像素宏块中的任意一个像素点，将该像素点的像素强度与其临近的8个像素点的像素强度分别相减，再将得到的差的绝对值相加，得到所述像素点的像素梯度值；
计算出像素宏块中所有像素点的像素梯度值，取平均值得到像素宏块的像素梯度值。作为举例说明，当像素宏块的像素梯度值在0-0. 3之间时，选择“最近领域法插值”，当像素宏块的像素梯度值在0. 3-0. 6之间时，选择“双线性插值”，当像素宏块的像素梯度值在0. 6-1之间时，选择“多项式插值”。本发明的高清混合矩阵无缝切换方法和系统能很好地克服现有技术中出现的黑屏现象。并且在切换时，彻底解决输入输出视频接口和图像解析度的差异性问题，画面连贯完整、画面清晰,质量好。
图I是本发明优选实施例一种高清混合矩阵无缝切换方法的流程图
图2是本发明优选实施例一种高清混合矩阵无缝切换系统的功能框3是本发明优选实施例高清混合矩阵中一种无缝切换机的内部功能框图
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。参照图1，是本发明一种高清混合矩阵无缝切换方法的流程图，包括如下步骤SlOl :分析显示终端的最优或者次优分辨率，显示终端指显示器等显示设备，分析显示终端的最优分辨率，以便使不同的输入数据按照这个最优分辨率进行显示，当不能达到最优分辨率时，就使不同输入数据按照次优分辨率进行显示；S102:依据所述显示终端的最优或者次优分辨率对输入视频数据做视频缩放处理，使不同的视频数据的不同分辨率统一成所述显示终端的最优或次优分辨率，并将处理后的视频数据存入DDR2 ；S103 :当接收到切换信号时，将切换前的视频数据存入DDR2的A存储区，待切换的视频数据存入DDR2的B存储区；该切换信号来源于上位机。S104 :从DDR2中读取视频数据，进行无缝切换显示，切换前显示A存储区的视频数据，切换中将A存储区和B存储区的视频数据同时输出；S105 :将切换后的视频数据存入DDR2的B存储区；S106 :将切换后的视频数据送入输出芯片，输出图像。所述依据所述显示终端的最优或者次优分辨率对输入视频数据做视频缩放处理，具体包括如下步骤选择输入视频数据的一个像素宏块；计算所述像素宏块的像素梯度值；对所述像素宏块的像素梯度值做归一化处理，使像素宏块的像素梯度值在0-1之间；依据不同的像素宏块的像素梯度值分别选择“最近领域法插值”、“双线性插值”和“多项式插值”对输入视频数据做视频缩放处理。 所述像素宏块包括32*32像素点。作为举例说明，所述像素宏块也可以包括其它的像素点数，比如64*64像素点数。所述计算像素宏块的像素梯度值包括如下步骤选取所述像素宏块中的任意一个像素点，将该像素点的像素强度与其临近的8个像素点的像素强度分别相减，再将得到的差的绝对值相加，得到所述像素点的像素梯度值；计算出像素宏块中所有像素点的像素梯度值，取平均值得到像素宏块的像素梯度值。作为举例说明，也可以将该像素点的像素强度与其临近的4个像素点的像素强度 分别相减，再将得到的差的绝对值相加，得到所述像素点的像素梯度值；当像素宏块的像素梯度值在0-0. 3之间时，选择“最近领域法插值”，当像素宏块的像素梯度值在0. 3-0. 6之间时，选择“双线性插值”，当像素宏块的像素梯度值在0. 6-1之间时，选择“多项式插值”。作为举例说明，也可以当像素宏块的像素梯度值在0. 3-0. 7之间时，选择“双线性插值”，不过依据实验效果，当像素宏块的像素梯度值在0. 3-0. 6之间时，选择“双线性插值”的效果比当像素宏块的像素梯度值在0. 3-0. 7之间时，选择“双线性插值”的效果好。依据上述视频缩放过程，能够彻底解决输入输出视频接口和图像解析度的差异性问题，在无黑屏切换的基础上，画面更加连贯完整、更加清晰。参照图2，图2是本发明一种高清混合矩阵无缝切换系统的功能框图包括，一个视频输入逻辑，一个与所述视频输入逻辑相连接的视频输入控制模块，一个与所述视频输入控制模块相连接的FPGA控制模块，所述FPGA控制模块还分别连接一个扩展控制接口单元、一个切换控制模块、一个视频输出控制模块，所述视频输出控制模块还连接一个DDR2读写控制模块，所述DDR2读写控制模块连接一个外设DDR2，一个提供时钟、复位信号的时钟、复位、同步模块，一个EDID读写分析逻辑，一端连接所述FPGA控制模块，一端连接显示终端，用于分析显示终端的最优或者次优分辨率；—个Scaler模块,包括Scaler控制模块,连接所述FPGA控制模块,用于依据所述显示终端的最优或者次优分辨率对输入视频数据做视频缩放处理，使不同的视频数据的不同分辨率统一成所述显示终端的最优或次优分辨率，及Scaler处理器，一端连接所述Scaler控制模块，一端连接所述DDR2读写控制模块，用于将处理后的视频数据存入DDR2，当接收到切换信号时，将切换前的视频数据存入DDR2的A存储区，待切换的视频数据存入DDR2的B存储区；为了满足不同显示设备不同信号源的差异性，增加了 Scaler模块视频缩放功能，实现缩放功能采取了最近领域法插值、双线性插值、多项式插值几种插值算法，根据纹理特性选择其中的一种插值算法，通过FPGA与显示终端之间DDC通信，分析显示终端的最优或者次优分辨率作为视频输出的分辨率；保证了切换的实时性，切换过程的连贯性，视觉的完美。一个无缝切换机，一端连接所述切换控制模块、一端连接所述DDR2读写控制模块，用于从DDR2中读取视频数据，进行无缝切换显示，切换前显示A存储区的视频数据，切换中将A存储区和B存储区的视频数据同时输出，将切换后的视频数据存入DDR2的B存储区；一个视频输出逻辑，一端连接所述无缝切换机，一端连接输出芯片，用于将切换后的视频数据送入输出芯片，输出图像。与上位机之间的通信模块即扩展控制单元接口，无缝切换机，显示终端EDID的读写分析逻辑，以上功能都是在单片FPGA芯片上实现，基于成本的考虑选择了 XILINX的SPARTAN6,由于SPARTAN6的最高IO速度是I. 08G，为了满足高清混合视频实时传输的要求，对无缝切换的算法进行了优化，采用verilog语言编程实现；用verilog语言实现了对显示终端EDID读写及分析功能，保证了视频输出适应的普遍性；无缝切换机采用了 FPGA内部的分布式RAM资源进行视频输入时钟对齐以及双时钟技术，节省了资源，满足了实时的要求。参照图3，图3是本发明高清混合矩阵中一种优选实施例的无缝切换机的内部功能框图。DDR2的A存储区的像素矩阵表示成Videol (Xi, Yj)，系数矩阵表示成Coeffl (Xi，Yi)，DDR2的B存储区的像素矩阵表示成VideoO (Xi，Yj)，系数矩阵表示成CoeffO (Xi，Yi)，视频输出逻辑的视频输出矩阵表示成Vout (Xi，Yi)其中I < i < M，I < j < N，N表示像素的行数，M表示一行中像素的个数。则Vout = Videol Coeff 1+VideoO CoeffO式中的“ ”表示点乘，对应坐标的像素与系数相乘。当DDR2的B存储区的系数矩阵CoeffO (Xi，Yi)，由0渐变至1，DDR2的A存储区 的系数矩阵Coeffl (Xi, Yi)，由I渐变至0，能实现淡入淡出的无缝切换效果。欲实现溶解的无缝切换效果，例如在屏幕中央的一个正方形范围内实现溶解的效果，则正方形区域范围内，取DDR2的B存储区的系数矩阵CoeffO (Xi，Yi)为1，取DDR2的A存储区的系数矩阵CoefTl (Xi，Yi)为0 ;正方形区域范围外，取DDR2的A存储区的系数矩阵Coeffl (Xi，Yi)为1，取DDR2的B存储区的系数矩阵CoeffO (Xi，Yi)为0即能实现溶解的无缝切换效果。欲实现拉帘式的无缝切换效果，例如在屏幕中央设置一条竖线，在竖线左右实现由左向右的拉帘式渐变效果，则取竖线左边DDR2的B存储区的系数矩阵CoeffO (Xi，Yi)为1，竖线右边DDR2的B存储区的系数矩阵CoeffO(Xi，Yi)为0 ;取竖线左边DDR2的A存储区的系数矩阵Coeffl (Xi，Yi)为0，竖线右边DDR2的A存储区的系数矩阵Coeffl (Xi，Yi)为I。另外，在无缝切换机内部，利用FPGA (现场可编程门阵列)内部的分布式RAM资源，对两路融合信号延时对齐，利用片内的RAM机制，完成Videol和VideoO数据不同步问题，比如当Videol与VideoO分别保存在相应RAM中两条视频数据线后，再进行后续DSP数据的运算；双时钟技术，运算部分用双倍时钟，信号读入与输出用单倍时钟，双倍时钟的前一个时钟进行Videol与相应系数的乘法运算,后一个时钟进行VideoO与相应系数的乘法运算，然后再进行上述二者的加法运算，节省片内DSP资源，保证运算的实时性；将几种融合技术的系数矩阵(或者初始系数矩阵)存入片内RAM资源中，实现几种无缝切换效果不需要占用额外的运算资源。RAM资源作为视频信号与系数对齐资源，分布式RAM查找表存储系数矩阵，复用器的前端以及DSP48A1后端采用xi时钟，中间采用x2时钟，共只需要三个DSP48A1资源，运算速度在XILINXSpartan6中高达320MHz。由于采用了信号对齐技术，双时钟技术，使无缝切换时，消除了现有无缝切换技术中的抖动现象。以上所述的具体实施方式
，对本发明的目的、技术方案和有益效果进行了进一步 详细说明，所应理解的是，以上所述仅为本发明的具体实施方式
而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种高清混合矩阵无缝切换方法，其特征在于，包括如下步骤 分析显示终端的最优或者次优分辨率； 依据所述显示终端的最优或者次优分辨率对输入视频数据做视频缩放处理，使不同的视频数据的不同分辨率统一成所述显示终端的最优或次优分辨率，并将处理后的视频数据存入DDR2，当接收到切换信号时，将切换前的视频数据存入DDR2的A存储区，待切换的视频数据存入DDR2的B存储区； 从DDR2中读取视频数据，进行无缝切换显示，切换前显示A存储区的视频数据，切换中将A存储区和B存储区的视频数据同时输出，将切换后的视频数据存入DDR2的B存储区； 将切换后的视频数据送入输出芯片，输出图像。
2.根据权利要求I所述的方法，其特征在于，所述依据所述显示终端的最优或者次优分辨率对输入视频数据做视频缩放处理，具体包括如下步骤 选择输入视频数据的一个像素宏块； 计算所述像素宏块的像素梯度值； 对所述像素宏块的像素梯度值做归一化处理，使像素宏块的像素梯度值在0-1之间； 依据不同的像素宏块的像素梯度值分别选择“最近领域法插值”、“双线性插值”和“多项式插值”对输入视频数据做视频缩放处理。
3.根据权利要求2所述的方法，其特征在于，所述像素宏块包括32*32像素点。
4.根据权利要求3所述的方法，其特征在于，所述计算像素宏块的像素梯度值包括如下步骤 选取所述像素宏块中的任意一个像素点，将该像素点的像素强度与其临近的8个像素点的像素强度分别相减，再将得到的差的绝对值相加，得到所述像素点的像素梯度值； 计算出像素宏块中所有像素点的像素梯度值，取平均值得到像素宏块的像素梯度值。
5.根据权利要求4所述的方法，其特征在于，当像素宏块的像素梯度值在0-0.3之间时，选择“最近领域法插值”，当像素宏块的像素梯度值在0. 3-0. 6之间时，选择“双线性插值”，当像素宏块的像素梯度值在0. 6-1之间时，选择“多项式插值”。
6.一种高清混合矩阵无缝切换系统，包括，一个为系统提供时钟、复位信号的时钟、复位、同步模块，一个视频输入逻辑，一个与所述视频输入逻辑相连接的视频输入控制模块，一个与所述视频输入控制模块相连接的FPGA控制模块，所述FPGA控制模块还分别连接一个扩展控制接口单元、一个切换控制模块、一个视频输出控制模块，所述视频输出控制模块还连接一个DDR2读写控制模块，所述DDR2读写控制模块连接一个外设DDR2，其特征在于，还包括一个EDID读写分析逻辑，一端连接所述FPGA控制模块，一端连接显示终端，用于分析显示终端的最优或者次优分辨率；一个Scaler控制模块，连接所述FPGA控制模块，用于依据所述显示终端的最优或者次优分辨率对输入视频数据做视频缩放处理，使不同的视频数据的不同分辨率统一成所述显示终端的最优或次优分辨率，一个Scaler处理器，一端连接所述Scaler控制模块，一端连接所述DDR2读写控制模块，用于将处理后的视频数据存入DDR2，当接收到切换信号时，将切换前的视频数据存入DDR2的A存储区，待切换的视频数据存入DDR2的B存储区； 一个无缝切换机，一端连接所述切换控制模块、一端连接所述DDR2读写控制模块，用于从DDR2中读取视频数据，进行无缝切换显示，切换前显示A存储区的视频数据，切换中将A存储区和B存储区的视频数据同时输出， 将切换后的视频数据存入DDR2的B存储区； 一个视频输出逻辑，一端连接所述无缝切换机，一端连接输出芯片，用于将切换后的视频数据送入输出芯片，输出图像。
7.根据权利要求6所述的系统，其特征在于，所述Scaler控制模块用于选择输入视频数据的一个像素宏块； 计算所述像素宏块的像素梯度值； 对所述像素宏块的像素梯度值做归一化处理，使像素宏块的像素梯度值在0-1之间；依据不同的像素宏块的像素梯度值分别选择“最近领域法插值”、“双线性插值”和“多项式插值”对输入视频数据做视频缩放处理。
8.根据权利要求7所述的系统，其特征在于，所述像素宏块包括32*32像素点。
9.根据权利要求8所述的系统，其特征在于，所述计算像素宏块的像素梯度值包括 选取所述像素宏块中的任意一个像素点，将该像素点的像素强度与其临近的8个像素点的像素强度分别相减，再将得到的差的绝对值相加，得到所述像素点的像素梯度值； 计算出像素宏块中所有像素点的像素梯度值，取平均值得到像素宏块的像素梯度值。
10.根据权利要求9所述的系统，其特征在于，当像素宏块的像素梯度值在0-0.3之间时，选择“最近领域法插值”，当像素宏块的像素梯度值在0. 3-0. 6之间时，选择“双线性插值”，当像素宏块的像素梯度值在0. 6-1之间时，选择“多项式插值”。
全文摘要
本发明提供一种高清混合矩阵无缝切换方法及系统，包括如下步骤分析最优或次优分辨率；依据最优或次优分辨率对输入视频数据做视频缩放处理，使不同的视频数据的不同分辨率统一成所述最优或次优分辨率，并将处理后的视频数据存入DDR2，接收到切换信号时，将切换前的视频数据存入DDR2的A区，待切换的视频数据存入DDR2的B区；从DDR2中读取视频数据，进行无缝切换显示，切换前显示A区的视频数据，切换中同时读取A区与B区视频数据，通过切换效果合成后输出，将切换后的视频数据存入DDR2的B存储区并送入输出芯片，输出图像。本发明能很好地克服现有技术中出现的黑屏现象。并且在切换时，彻底解决输入输出视频接口和图像解析度的差异性问题，画面连贯完整、画面清晰，质量好。
文档编号H04N7/18GK102752543SQ20121026228
公开日2012年10月24日 申请日期2012年7月27日 优先权日2012年7月27日
发明者孙永来, 李金龙, 马增武, 马轶 申请人:北京威泰嘉业科技有限公司