专利名称：视频图像采集与处理器的制作方法
技术领域：
本实用新型属于图像处理技术领域，尤其是指一种视频图像采集与处理装置。
背景技术：
图像处理技术在国民经济、科学研究以及国防建设等领域发挥着越来越重要的应用。图像采集与处理装置的小型化和实时处理对机器视觉和智能系统的发展和应用有着重要的意义，近年来嵌入式视频采集与处理系统的出现无疑成为满足这一要求的最佳选择。目前嵌入式视频采集与处理系统的实现方法主要有基于嵌入式工控机、基于FPGA、基于专用或通用数字信号处理器等方法。其缺点在于，灵活性和可扩展性较差，图像数据处理速度慢、尺寸大、功耗高、与其它设备数据接口不方便和通用性较弱。
发明内容本实用新型提供一种视频图像采集与处理器，以解决目前技术灵活性和可扩展性较差，图象数据处理速度慢、尺寸大、功耗高、与其它设备数据接口不方便和通用性较弱的问题。本实用新型的技术方案是包括CMOS图像传感器、FPGA数据耦合及控制器、DSP图像分析处理器、与外部显示及存储单元连接的USB通信单元、与外部设备连接的485通信单元、缓冲视频图像的SDRAM单元、程序监控芯片、FLASH程序存贮器、模拟12总线、中断信号线；CM0S图像传感器的并行图像数据信号、同步信号线与FPGA数据耦合及控制器数据连接，CMOS图像传感器与DSP图像分析处理器之间通过模拟12总线数据连接，FPGA数据耦合及控制器、缓冲视频图像的SDRAM单元、DSP图像分析处理器三者之间通过数据线和地址线相连接，FGPA数据耦合及控制器通过中断信号与DSP图像分析处理器数据连接，FPGA数据耦合及控制器与485通信单元数据连接，DSP图像分析处理器与USB通信单元数据连接，DSP图像分析处理器与FLASH程序存贮器数据连接，程序监控芯片与DSP图像分析处理器数据连接。本实用新型的优点在于结构新颖，灵活性和可扩展性强，图像数据处理速度快、尺寸小、重量轻、体积小、功耗低、与其它设备数据接口方便和通用性强。
图I是本实用新型的原理框图。
具体实施方式
本实用新型包括CMOS图像传感器1、FPGA数据耦合及控制器2、DSP图像分析处理器3、与外部显示及存储单元连接的USB通信单元4、与外部设备连接的485通信单元5、缓冲视频图像的SDRAM单元6、程序监控芯片7、FLASH程序存贮器8、模拟12总线9、中断信号线10 ；CMOS图像传感器I的并行图像数据信号、同步信号线与FPGA数据耦合及控制器2数据连接，CMOS图像传感器I与DSP图像分析处理器3之间通过模拟12总线9数据连接，FPGA数据耦合及控制器2、缓冲视频图像的SDRAM单元6、DSP图像分析处理器3三者之间通过数据线和地址线相连接，FGPA数据耦合及控制器2通过中断信号线10与DSP图像分析处理器3数据连接，FPGA数据耦合及控制器2与485通信单元5数据连接，DSP图像分析处理器3与USB通信单元4数据连接，DSP图像分析处理器3与FLASH程序存贮器8数据连接，程序监控芯片7与DSP图像分析处理器3数据连接。图像采集与处理器用于工业自动化生产中的工件质量检测中。流水线上的工件通过图像采集与处理装置完成质量检测，存在质量工件图像被存储，同时发出报错提示，并通过机械手把有质量工件取下。 CMOS图像传感器摄取工件视频图像，通过并行数据输入FPGA片内，在FPGA片内接收图像数据，通过行像素同步信号读取像素值，通过行同步信号识别图像每行的长度，通过场帧同步信号识别每帧图像的行数。在FPGA控制器内进行数据打包，同时采用乒乓存储技术存入片内双口 RAM中，当单块RAM数据满时发出中断信号给DSP，DSP接收到中断信号触发EDMA方式接收图像。在接收到一帧图像时DSP开始检测图像中工件的图像特性是否达到要求，把检测结果通过数据、地址总线以写FPAG片内RAM的方式传回FPGA控制器，FPGA控制器通过片内设计的串口把检测结果传入485通信单元，再通过485通信单元远处给现场执行机构把不合格产品取下。同时DSP把不合格工件图像做标记，同时通过USB通信单元把数字图像数据传入显示与存储设备。程序监控芯片在整个工作过程中监控程序是否正常运行，若出现问题则自动重启系统。SDRAM在图像处理过程中作为缓冲存储器使用。
权利要求1.一种视频图像采集与处理器，其特征在于本实用新型包括CMOS图像传感器、FPGA数据耦合及控制器、DSP图像分析处理器、与外部显示及存储单元连接的USB通信单元、与外部设备连接的485通信单元、缓冲视频图像的SDRAM单元、程序监控芯片、FLASH程序存贮器、模拟12总线、中断信号线；CM0S图像传感器的并行图像数据信号、同步信号线与FPGA数据耦合及控制器数据连接，CMOS图像传感器与DSP图像分析处理器之间通过模拟12总线数据连接，FPGA数据耦合及控制器、缓冲视频图像的SDRAM单元、DSP图像分析处理器三者之间通过数据线和地址线相连接，FGPA数据耦合及控制器通过中断信号与DSP图像分析处理器数据连接，FPGA数据耦合及控制器与485通信单元数据连接，DSP图像分析处理器与USB通信单元数据连接，DSP图像分析处理器与FLASH程序存贮器数据连接，程序监控芯片与DSP图像分析处理器数据连接。
专利摘要本实用新型涉及一种视频图像采集与处理器，属于图像处理技术领域。本实用新型包括CMOS图像传感器、FPGA数据耦合及控制器、DSP图像分析处理器、与外部显示及存储单元连接的USB通信单元、与外部设备连接的485通信单元、缓冲视频图像的SDRAM单元、程序监控芯片、FLASH程序存贮器、模拟I2总线、中断信号线。本实用新型的优点在于结构新颖，灵活性和可扩展性强，图像数据处理速度快、尺寸小、重量轻、体积小、功耗低、与其它设备数据接口方便和通用性强。
文档编号H04N7/18GK202475591SQ201220083080
公开日2012年10月3日 申请日期2012年3月8日 优先权日2012年3月8日
发明者于艳鑫, 孙荣春, 陈宇 申请人:长春理工大学