专利名称：信令链路接入和识别的装置的制作方法
技术领域：
本实用新型涉及通信技术领域，尤其涉及一种信令链路接入和识别的装置。
背景技术：
目前，随着传输网络的进ー步改进，中国移动现网中越来越多地选用光缆作为传输的介质，特别是在BSC (Base Station Controller,基站控制器)到BTS (BaseTransceiver Station,基站收发台)之间的传输网络中，这是因为BSC和BTS之间的接口数量比较大。采用光缆作为介质相对采用电缆传输来说，可以减少线路的数量和占用的传输机房的空间，极大降低传输维护成本，因此以光缆作为介质已经成为了电信传输的发展趋势。随着传输方式的转型，传统的信令数据采集设备将面临很大的问题。一般情况下，当网络出现异常或者故障的时候，网络优化人员首先是用信令仪表采集数据，并利用ー些针对网络数据进行分析和统计的工具，对采集到的数据进行分析来得出相应的結果。但是·在光接ロ大規模铺设的情况下，传统电路接ロ的信令分析仪表就显得无能为力。而采用专用光接ロ仪表，价格一般都比较昂贵，且接入密度较小，链路识别效率低。目前在处理大容量信令链路时，一般的做法是在服务器上配置PCI卡，通过PCI卡接入信令链路来实现。然后这种做法会导致接ロ密度不高，整套设备的价格昂贵，同时也因为没有针对性优化而导致无法及时获知链路变化情況，因此这种做法不适合大規模应用于对网络作7X24小时长期的完整的数据采集。
发明内容本实用新型提出一种信令链路接入和识别的装置，能够解决在大容量信令接ロ采集吋，实现高密度的信令链路接入和处理。本实用新型实施例提供一种信令链路接入和识别的装置，包括用于接入信令链路和采集信令数据的信令采集卡；以及用于处理和转发信令数据的数据处理卡；所述信令采集卡通过PCIE总线和所述数据处理卡相连接。进ー步的，所述信令链路接入和识别的装置还包括机箱。在一个优选的实施方式中，所述信令链路接入和识别的装置包括至少四个信令采集卡；所述信令采集卡设置在所述机箱的后部。所述信令链路接入和识别的装置包括至少五个数据处理卡；所述数据处理卡设置在所述机箱的前部。再进ー步的，所述信令链路接入和识别的装置还包括PCIE背板，以及设置在PCIE背板上的PCIE交换芯片；所述PCIE背板设置在所述机箱的中部；所述数据处理卡的PCIE总线和所述PCIE背板连接，通过所述PCIE背板上的PCIE交换芯片扩展出N个PCIE接ロ ；所述N个PCIE接ロ与具有N路PCIE通道的多个信令采集卡互联；其中，N彡4。本实用新型实施例提供的信令链路接入和识别的装置，采用了结构优化的专用PCIE机箱架构，结合多层信令采集卡和数据处理卡，通过PCIE总线实现信令采集卡和数据处理卡之间互联；该信令采集卡用于接入信令链路和采集信令数据；该数据处理卡用于处理和转发信令数据；能够解决在大容量信令接ロ采集吋，实现高密度的信令链路接入和快捷可靠的信令识别。
图I是本实用新型实施例一提供的信令链路接入和识别的装置的结构示意图；图2是本实用新型实施例ニ提供的信令链路接入和识别的装置的结构示意图；图3是本实用新型实施例三提供的信令链路接入和识别的装置的结构示意图；图4是本实用新型实施例四提供的信令链路接入和识别的装置的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。本实用新型实施例提供一种信令链路接入和识别的装置，包括机箱、信令采集卡和数据处理卡。其中，所述信令采集卡通过PCIE总线和所述数据处理卡相连接。该信令链路接入和识别的装置能够解决在大容量信令接ロ采集时，实现高密度的信令链路接入和处理。下面结合图广图4，对本实用新型提供的信令链路接入和识别的装置的结构进行详细说明。 參见图1，是本实用新型实施例一提供的信令链路接入和识别的装置的结构示意图。信令采集卡2设置在机箱I的后部，该信令采集卡2用于接入信令链路和采集信令数据。优选的，在机箱I的后部至少配置有四个信令采集卡2，每个信令采集卡至少具有ー个PCIE通道。其中，每个信令采集卡的高度为IU ;最大接入128路El的电信号，或16路STM1/STM4的光信号，或4路STM16的光信号。參见图2，是本实用新型实施例ニ提供的信令链路接入和识别的装置的结构示意图。数据处理卡3设置在机箱I的前部，该数据处理卡3用于处理和转发信令数据。优选的，在机箱I的前部至少配置有一个数据处理卡3。其中，每个数据处理卡的高度为IU ；可处理500Mbps以上的信令流量。參见图3，是本实用新型实施例三提供的信令链路接入和识别的装置的结构示意图。本实施例提供的信令链路接入和识别的装置还包括PCIE(Peripheral ComponentInterconnect Express,高速外设扩展接ロ)背板4，以及设置在PCIE背板上的PCIE交换芯片。该PCIE背板4设置在机箱I的中部。如图3所示，信令采集卡2通过所述PCIE背板4和数据处理卡3相连接。具体的，数据处理卡3的PCIE总线和PCIE背板4连接，通过所述PCIE背板4上的PCIE交换芯片扩展出N个PCIE接ロ ；所述N个PCIE接ロ与具有N路PCIE通道的多个信令采集卡2互联，形成高密度多层立体式的信令链路接入架构，并且保证信令处理的冗余和扩展能力。其中，N彡4。參见图4，是本实用新型实施例四提供的信令链路接入和识别的装置的结构示意图。信令采集卡2具体包括用于完成物理链路的接入和信号成巾贞，并输出巾贞信号的信号成巾贞模块201 ；用于对帧信号进行解复用和HDLC协议解码，并输出原始信令数据的FPGA(Field — Programmable Gate Array,现场可编程门阵列)模块 202 ;其中，信号成帧模块201和FPGA模块202相连接。具体实施吋，信号成帧模块201完成物理链路的接入和信号成帧，并输出基于HDLC (High-Level Data Link Control，高级数据链路控制)的El帧信号，或SDH(Synchronous Digital Hierarchy,同步数字体系，例如 STM-1/4/16)巾贞信号。之后，FPGA模块202对帧信号进行解复用并进行HDLC协议解码，输出原始信令数据包。最后，原始信令数据包通过PCIE总线传输到数据处理卡3。其中，根据FPGA的资源大小可以支持不同数量的E1/VC12的处理。优选的，本实施例可以在ー块信令采集卡上最大实现1008个E1/VC12的处理。本实施例利用大規模现场可编程器件(FPGA)的高密度的管脚配置和逻辑资源，可以实现大容量的信号输入和物理层处理，且空间利用率高。即可以在IU的空间内，实现1008个El或VC12 (I个STMl内有63个VC12)的信号接入和处理。本实用新型实施例提供的信令链路接入和识别的装置，采用了结构优化的专用PCIE机箱架构，结合多层信令采集卡和数据处理卡，通过PCIE总线实现信令采集卡和数据处理卡之间互联；该信令采集卡用于接入信令链路和采集信令数据；该数据处理卡用于处理和转发信令数据；能够解决在大容量信令接ロ采集吋，实现高密度的信令链路接入和快捷可靠的信令识别。以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。
权利要求1.一种信令链路接入和识别的装置，其特征在于，包括用于接入信令链路和采集信令数据的信令采集卡；以及用于处理和转发信令数据的数据处理卡； 所述信令采集卡通过PCIE总线和所述数据处理卡相连接。
2.如权利要求I所述的信令链路接入和识别的装置，其特征在于，所述信令链路接入和识别的装置还包括机箱。
3.如权利要求2所述的信令链路接入和识别的装置，其特征在于，所述信令链路接入和识别的装置包括至少四个信令采集卡，每个信令采集卡至少具有ー个PCIE通道；所述信令采集卡设置在所述机箱的后部。
4.如权利要求3所述的信令链路接入和识别的装置，其特征在于，所述信令链路接入和识别的装置包括至少ー个数据处理卡；所述数据处理卡设置在所述机箱的前部。
5.如权利要求4所述的信令链路接入和识别的装置，其特征在于，所述信令链路接入和识别的装置还包括PCIE背板，以及设置在PCIE背板上的PCIE交换芯片；所述PCIE背板设置在所述机箱的中部； 所述数据处理卡的PCIE总线和所述PCIE背板连接，通过所述PCIE背板上的PCIE交换芯片扩展出N个PCIE接ロ ；所述N个PCIE接ロ与具有N路PCIE通道的多个信令采集卡互联；其中，N彡4。
6.如权利要求f5任一项所述的信令链路接入和识别的装置，其特征在于，所述信令采集卡具体包括 用于完成物理链路的接入和信号成帧，并输出帧信号的信号成帧模块；和 用于对帧信号进行解复用和HDLC协议解码，并输出原始信令数据的FPGA模块； 所述信号成帧模块和所述FPGA模块相连接。
7.如权利要求6所述的信令链路接入和识别的装置，其特征在于，所述信令采集卡的高度为IU ;最大接入128路El的电信号，或16路STM1/STM4光信号，或4路STM16的光信号。
8.如权利要求7所述的信令链路接入和识别的装置，其特征在于，所述信令采集卡的高度为IU ;可以处理500Mbps以上的信令流量。
专利摘要本实用新型公开了一种信令链路接入和识别的装置，包括用于接入信令链路和采集信令数据的信令采集卡；以及用于处理和转发信令数据的数据处理卡；所述信令采集卡通过PCIE总线和所述数据处理卡相连接。采用本实用新型实施例，能够解决在大容量信令接口采集时，实现高密度的信令链路接入和处理。
文档编号H04L1/00GK202503528SQ20122012184
公开日2012年10月24日 申请日期2012年3月28日 优先权日2012年3月28日
发明者吴仕山, 唐选文, 朱智勇 申请人:广东宜通世纪科技股份有限公司