接收电路及接收的制造方法
【专利摘要】VGA(3、5)使用规定的增益，将基带的接收信号放大。HPF(4、6)在放大后的接收信号中，阻断低于第1截止频率(fc_norm)的频带的接收信号。ADC(7)将HPF(4、6)的输出信号进行AD变换而输出数字的接收信号。AGC控制单元(9)输出与VGA(3、5)中的规定的增益对应的增益码(DVGA)。VGA增益校正单元(10)将VGA(3、5)的增益进行规定量调整。
【专利说明】接收电路及接收机
【技术领域】
[0001]本发明涉及接收在无线通信中发送的信号的接收电路及接收机。
【背景技术】
[0002]直接变换方式的接收机，与超外差方式的接收机相比，可实现接收机的小型化、接收机的轻量化，而且降低接收机的消耗功率。由此，蜂窝接收机与IEEE (Institute ofElectrical and Electronics Engineers ;电气和电子工程师学会)802.11a / b / g 的各通信标准对应的接收机同样，在处理毫米波的高频信号的接收机中也使用直接变换方式的优点大。
[0003]在直接变换方式的接收机中，在将高频的接收信号下变频为基带的接收信号的情况下，在接收机的电路结构中发生特有的DC偏移。对此，例如专利文献1所示的直接变换方式的接收机，可变增益放大器和A / D变换器之间的信号路径中插入高通滤波器，通过构成高通滤波器的电容器除去DC偏移。但是，在信号路径中插入高通滤波器时，接收机中的AGC (Automatic Gain Control ;自动增益控制)的收敛时间加长。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1:本国特开平10-247953号公报
【发明内容】
[0007]发明要解决的问题
[0008]本发明人研究了用于降低DC偏移的接收电路及接收机。但是，在以往的接收电路及接收机中使用高频信号(例如毫米波)时，难以得到充分降低DC偏移的接收电路及接收机。
[0009]本发明鉴于上述以往的情况而完成，目的在于提供校正与根据AGC期间内的HPF的截止频率的设定而发生的VGA的增益下降量对应的增益，防止AGC期间及信号接收期间中接收信号的差错率的上升的接收电路及接收机。
[0010]解决问题的方案
[0011]本发明是上述接收电路，包括:混频器，将高频的接收信号变频而输出基带的接收信号；至少一个VGA，使用规定的增益，放大所述基带的接收信号；至少一个HPF，在所述放大后的所述接收信号中，阻断低于第1截止频率的频带的接收信号；ADC，将所述HPF的输出信号进行AD变换而输出数字的接收信号；处理器，将所述ADC的输出信号进行解调；AGC控制单元，在AGC期间内，输出与对所述VGA设定的所述规定的增益对应的增益码；以及VGA增益校正单元，对所述规定的增益进行规定量校正，所述AGC控制单元在所述AGC期间的开始时，将所述HPF的截止频率设定为比所述第1截止频率高的第2截止频率，在所述AGC期间的结束前，将所述HPF的截止频率设定为所述1截止频率，所述VGA增益校正单元在所述HPF的截止频率被设定为所述第2截止频率后，将所述增益的校正量设定为第1校正量，在所述HPF的截止频率被设定为所述第1截止频率后，将所述增益的校正量设定为比所述第1校正量小的第2校正量。
[0012]此外，本发明是上述接收机，包括:上述接收电路；接收所述高频的接收信号的接收天线；以及生成规定的频带的本地信号并输出到所述混频器的本地信号生成器。
[0013]发明的效果
[0014]根据本发明，校正与根据AGC期间内的HPF的截止频率的设定而发生的VGA的增益下降量对应的增益，能够防止AGC期间及信号接收期间中接收信号的差错率的上升。
【专利附图】
【附图说明】
[0015]图1是在AGC期间中VGA的增益减少的具体例子的说明图。
[0016]图2是在AGC的粗调整期间及AGC的微调整期间中VGA的增益减少的具体例子的说明图。
[0017]图3是表示第1实施方式的接收电路及接收机的电路结构的方框图。
[0018]图4是说明第1实施方式的接收电路的AGC期间中的动作的流程图。
[0019]图5是用于说明第1实施方式的接收电路及接收机的效果的说明图。
[0020]图6是表示第1实施方式的变形例1的接收电路及接收机的电路结构的方框图。
[0021]图7是表示查阅表的一例的结构图。
[0022]图8是表示第1实施方式的变形例2的接收电路及接收机的电路结构的方框图。
[0023]图9是说明第2实施方式的接收电路的AGC期间中的动作的流程图。
[0024]图10是用于说明第2实施方式的接收电路及接收机的效果的说明图。
[0025]图11是表示第3实施方式的接收电路及接收机的电路结构的方框图。
[0026]图12是说明第3实施方式的接收电路的AGC期间中的动作的流程图。
[0027]图13是用于说明第3实施方式的接收电路及接收机的效果的说明图。
[0028]图14是表示第3实施方式的变形例的接收电路及接收机的电路结构的方框图。
[0029]图15是说明第4实施方式的接收电路的AGC期间中的动作的流程图。
[0030]图16是用于说明第4实施方式的接收电路及接收机的效果的说明图。
[0031]图17是以往的直接变换方式的接收机的基带电路的结构图。
[0032]图18是表示VGA的小信号等效电路和HPF的电路结构图。
[0033]图19是用于说明在增大截止频率f。的情况下VGA的增益减少Gdiff的说明图。
[0034]标号说明
[0035]1LNA
[0036]2混频器
[0037]3、3b、3c、5、5b、5c VGA
[0038]4、6HPF
[0039]7 ADC
[0040]8DSP
[0041]9、9c AGC 控制单元
[0042]10VGA增益校正单元
[0043]11加法器[0044]12、12d VGA增益控制单元
[0045]13DAC
[0046]14VGA电流控制单元
[0047]20本地信号生成器
[0048]100、100a、100b、100c、100d 接收电路
[0049]1000、1000a、1000b、1000c、1000d 接收机
【具体实施方式】
[0050](获得各实施方式的内容的经过)
[0051]对于专利文献1中所示的接收机，例如公开了下述参考专利文献1中所示的接收机的基带电路。参照图17说明参考专利文献1的接收机的基带电路。图17是以往的直接变换方式的接收机的基带电路的结构图。
[0052](参考专利文献1)日本国专利第3622728号公报
[0053]在图17所示的接收机的基带电路中，通过低通滤波器301、VGA (Variable GainAmplifier ;可变增益放大器)302、高通滤波器305、VGA303、高通滤波器306、VGA304及高通滤波器307输出下变频为基带的接收信号。
[0054]增益分配电路101根据增益控制信号的变化量，改变接收机的基带电路整体的增益，将整体的增益分别 分配给VGA302、VGA303及VGA304。控制电路102根据增益控制信号的变化量，使高通滤波器305、高通滤波器306及高通滤波器307的各截止频率变化。例如，在AGC中增益控制信号的变化量大于规定值时，控制电路102将各高通滤波器的截止频率切换为比规定的截止频率高的截止频率。由此，接收机的基带电路能够降低AGC的收敛时间。
[0055](作为各实施方式的内容前提的课题)
[0056]例如，在处理宽频带且高频的信号的毫米波的通信中，前置码期间例如短至1.2微秒左右，用于AGC的时间为600纳秒左右，所以需要使AGC的收敛时间变短。已知为了使AGC的收敛时间在600纳秒左右，需要使高通滤波器(以下称为‘HPF’)的截止频率为数百MHz。
[0057]在使用了可变电阻(电阻值R)和电容器(静电容量C)的HPF的结构中(参照图18)，截止频率f。由式(1)表示，可变电阻的电阻值R有可能小至数Ι?Ω。图18是表示VGA的小信号等效电路和HPF的电路结构图。
[0058]fc = ~~( 1 )
InRC
[0059]在使用了电压源和输出阻抗(输出电阻)R-的VGA的小信号等效电路中(参照图18)，串联连接了 VGA和HPF的HPF的输出电压Vwt hpf由式⑵表示。在式⑵中，参数Rout表示VGA的输出阻抗,参数ω表示角频率,参数V—表示在VGA的输出端子上无连接元件的VGA的输出电压。
【权利要求】
1.接收电路，包括:混频器，将高频的接收信号变频而输出基带的接收信号；至少一个VGA，使用规定的增益，放大所述基带的接收信号；至少一个HPF，在所述放大后的所述接收信号中，阻断低于第1截止频率的频带的接收信号;ADC，将所述HPF的输出信号进行AD变换而输出数字的接收信号；处理器，将所述ADC的输出信号进行解调；AGC控制单元，在AGC期间内，输出与对所述VGA设定的所述规定的增益对应的增益码；以及 VGA增益校正单元，对所述规定的增益进行规定量校正，所述AGC控制单元在所述AGC期间的开始时，将所述HPF的截止频率设定为比所述第1截止频率高的第2截止频率，在所述AGC期间的结束前，将所述HPF的截止频率设定为所述1截止频率，所述VGA增益校正单元在所述HPF的截止频率被设定为所述第2截止频率后，将所述增益的校正量设定为第1校正量，在所述HPF的截止频率被设定为所述第1截止频率后，将所述增益的校正量设定为比所述第1校正量小的第2校正量。
2.如权利要求1所述的接收电路，所述第1校正量和所述第2校正量之差，等于起因于将所述HPF的截止频率设定到所述第2截止频率而发生的所述增益的增益下降量。
3.如权利要求1或2所述的接收电路，所述VGA增益校正单元基于来自所述AGC控制单元的校正指示，对确定所述增益的校正量的增益校正码进行计算，所述接收电路还包括:加法器，将由所述VGA增益校正单元算出的所述增益校正码和从所述AGC控制单元输出的所述增益码相加并输出到所述至少一个VGA。
4.如权利要求3所述的接收电路，所述VGA增益校正单元将所述增益校正码，在所述HPF的截止频率被设定为所述第2截止频率后设定为确定所述第1校正量的第1增益校正码，在所述HPF的截止频率被设定为所述第1截止频率后设定为确定所述第2校正量的第2增益校正码。
5.如权利要求4所述的接收电路，所述VGA增益校正单元将起因于所述HPF的截止频率设定到所述第2截止频率而发生的所述增益的增益下降量除以每一增益校正码的所述增益的变化量的平均值所得的值在第一小数位中进行了四舍五入的值，作为所述第1增益校正码和所述第2增益校正码之差来计算。
6.如权利要求3到5中任意一项所述的接收电路，还包括:VGA增益控制单元，基于从所述加法器输出的所述增益调整码和所述增益码的相加值，将相同的或不同的增益码输出到各个所述VGA。
7.如权利要求1所述的接收电路，所述VGA增益校正单元基于来自所述AGC控制单元的校正指示，对所述至少一个VGA供给偏置电流，所述VGA增益校正单元将所述偏置电流，在所述HPF的截止频率被设定为所述第2截止频率后设定为第2偏置电流，在所述HPF的截止频率被设定为所述第1截止频率后设定为第1偏置电流。
8.如权利要求7所述的接收电路，与所述AGC期间中供给所述第2偏置电流对应的所述至少一个VGA的增益和与所述接收信号的接收期间中供给所述第1偏置电流对应的所述至少一个VGA的增益相等。
9.如权利要求3到8中任意一项所述的接收电路，所述VGA增益校正单元还包括:VGA增益控制单元，基于从所述加法器输出的所述增益校正码和所述增益码的相加值或从所述AGC控制单元输出的所述增益码，对所述至少一个VGA输出不同的或相同的增益码。
10.接收机，包括:权利要求1到9中任意一项所述的接收电路；接收所述高频的接收信号的接收天线；以及生成规定的频带的本地信号并`输出到所述混频器的本地信号生成器。
【文档编号】H04B1/16GK103636134SQ201280033083
【公开日】2014年3月12日 申请日期:2012年9月12日 优先权日:2011年9月26日
【发明者】北村辽 申请人:松下电器产业株式会社