一种串行读出光子计数芯片的制作方法
【专利摘要】本发明公开了一种串行读出光子计数芯片，与探测器连接，其包括像素单元阵列模块和读出逻辑模块，像素单元阵列模块包括多个以阵列方式排列成若干行和若干列的像素，每行中的所有像素依次串联，且每两行像素串联，串联的两行像素为非相邻行像素；以减少芯片扇出引脚数目，即使出现某一像素失效，图像仍然可以通过相邻行像素数值插值复原。读出逻辑模块用于控制像素单元阵列模块的读出/计数状态，以及根据外部输入的控制指令产生控制信号；每个像素对探测器的像素产生的光电信号进行信号处理生成数字脉冲；根据控制信号和所述数字脉冲选择计数模式、读出数据或计数；通过选择计数模式，可使串行输出频率达375MHz以上，从而保证射线利用率。
【专利说明】一种串行读出光子计数芯片
【技术领域】
[0001]本发明涉及辐射成像电子【技术领域】，特别涉及一种串行读出光子计数芯片。
【背景技术】
[0002]传统的X射线医学影像系统中，探测器探测到的高能射线信号通常通过积分电路转换成电压信号，电压信号再经过ADC (Analog To Digital Converter,模拟数字转换器)转换成数字信号读出。这种检测与读出的模式称为积分模式。为保证成像质量，积分模式需要较高的辐射剂量，而过大的辐射剂量会对人体造成很多伤害。近年来，在医学成像领域中新兴起了光子计数模式成像方法，这种方法将高能射线光子个数直接转换成有效灰度值，能够达到物理上的最大量子利用率，还可以避免积分系统中由于模数转换造成的量化误差，并且对低于能量阈值的散射线有抑制能力。可以在相同成像质量下降低射线剂量，使患者的身体减少高能射线的损伤。与积分模式采用TFT (Thin Film Transistor)开关阵列读出不同，光子计数模式的信号读出需要专用的光子计数芯片来完成。
[0003]通常光子计数芯片的像素与探测器的像素一一对应，光子计数芯片的每个像素内包含一个通道模拟放大电路和一组计数器。与传统成像系统利用TFT开关阵列读出模拟量不同之处在于，光子计数芯片每个像素中均包含一个多位的计数器，直接读出数字信号，且读出数据量大。由于受到这种电路特征的限制，数据通常采用高速移位串行架构读出。
[0004]在高速移位串行架构中，信号读出的高速时钟会对光子计数芯片中模拟电路产生干扰，很容易导致计数失准；同时光子计数芯片存在对工艺缺陷容忍度低的问题。光子计数芯片中的数字电路，尤其是高速数字电路与模拟电路同时工作，由于信号串扰和电源干扰，模拟电路的性能会大打折扣。另外，目前的光子计数芯片普遍采用的数据读出方式是将相邻的若干行(通常是两行)数据串行读出，多行串行读出可以减少光子计数芯片的扇出引脚数目，如图1所示，将多个像素10排成多行，每相邻两行组合连接，从组合中的第二行读出(箭头为读出示意)。但相邻多行串行读出存在一缺陷:一旦光子计数芯片在制造过程中由于工艺缺陷而引起芯片的一个像素失效，则整条串行路径上的像素均无法正确读出，体现在图像上即相邻若干行像素缺失，这将给图像复原造成困难。
[0005]有鉴于此，本发明提供一种串行读出光子计数芯片。
【发明内容】
[0006]鉴于上述现有技术的不足之处，本发明的目的在于提供一种串行读出光子计数芯片，以解决现有光子计数芯片串行读出时，当一个像素失效导致该像素所在的串行路径上所有像素均无法读出的问题。
[0007]为了达到上述目的，本发明采取了以下技术方案:
一种串行读出光子计数芯片，与探测器连接，其包括像素单元阵列模块和读出逻辑模
块:
所述像素单元阵列模块包括有多个像素，所述多个像素以阵列方式排列成若干行和若干列；每行中的所有像素依次串联，且每两行像素串联，所述串联的两行像素为非相邻行像素；每个像素用于对探测器的像素产生的光电信号进行信号处理生成数字脉冲；
所述读出逻辑模块用于控制像素单元阵列模块的读出/计数状态，以及根据外部输入的控制指令产生控制信号；
所述像素单元阵列模块连接探测器和读出逻辑模块。
[0008]所述的串行读出光子计数芯片，其中，所述每两行像素串联采用隔行交叉互连的方式。
[0009]所述的串行读出光子计数芯片，其中，所述像素包括:
前置放大电路，用于将探测器的像素产生的光电信号转换成电压脉冲；
脉冲成形电路，用于将所述电压脉冲整形为预设脉宽的预设电压脉冲；
甄别电路，用于将所述预设电压脉冲与阈值电压比较、产生数字脉冲；
阈值调整电路，用于将全局参考电压和局部DAC电压叠加生成阈值电压；
所述前置放大电路、脉冲成形电路、甄别电路依次连接，所述阈值调整电路连接甄别电路。
[0010]所述的串行读出光子计数芯片，其中，所述甄别电路包括比较器，所述阈值调整电路包括置加器；
所述比较器的第一输入端连接叠加器的输出端，比较器的第二输入端连接第二放大器的输出端；所述叠加器的第一输入端连接Vth端,叠加器的第二输入端连接数字读出控制单元；
所述Vref端输入全局参考电压，所述数字读出控制单元输出局部DAC电压。
[0011]所述的串行读出光子计数芯片，其中，所述像素还包括:
DAC配置存储器,用于输出局部DAC电压；
二选一选择器，用于根据控制信号和数字脉冲控制计数器的读出/计数状态；
计数器，用于根据控制信号切换为3bit模式或5bit模式；
所述DAC配置存储器连接所述叠加器的第二输入端，二选一选择器连接计数器。
[0012]所述的串行读出光子计数芯片，其中，所述二选一选择器包括门控锁存电路，二选一选择器的第一输入端连接甄别电路的输出端，二选一选择器的第二输入端连接elk端，二选一选择器的控制端连接cnt端；二选一选择器的输出端连接计数器；所述cnt端用于输入cnt信号，elk端用于输入elk信号；
在cnt信号的上升沿时刻与该时刻后elk信号的第二个下降沿时刻之间，输出信号持续为低电平；在elk信号的第二个下降沿时刻后，输出第一时钟；在cnt信号的下降沿时刻与该时刻后elk信号的第二个下降沿时刻之间，输出信号持续为低电平，在该elk信号的第二个下降沿时刻后，输出第二时钟。
[0013]所述的串行读出光子计数芯片，其中，所述前置放大电路包括:第一放大器、第一电容和MOS开关；所述第一电容串联在第一放大器的输入端与输出端之间，所述MOS开关的第一连接端连接第一放大器的输入端，MOS开关的第二连接端连接第一放大器的输出端，MOS开关的控制端连接cnt端。
[0014]所述的串行读出光子计数芯片，其中，所述脉冲成形电路包括第二放大器、第一电阻、第二电阻、第三电阻、第二电容、第三电容和第四电容；所述第二放大器的第一输入端连接Vref端，第二放大器的第二输入端依次通过第一电阻、第四电容连接第一放大器的输出端、也通过第二电容连接第二放大器的输出端、还通过第二电阻连接第三电阻的一端和第三电容的一端，所述第三电容的另一端接地，第三电阻的另一端连接第二放大器的输出端；所述Vref端用于输入偏置电压。
[0015]相较于现有技术，本发明提供的串行读出光子计数芯片，由像素单元阵列模块和读出逻辑模块组成；其中，像素单元阵列模块包括有多个像素，多个像素以阵列方式排列成若干行和若干列；每行中的所有像素依次串联，且每两行像素串联，所述串联的两行像素为非相邻行像素；以减少芯片扇出引脚数目，便于芯片与板级电路封装，即使出现一条路径上的像素失效，图像仍然可以通过相邻行像素数值插值复原。读出逻辑模块用于控制像素单元阵列模块的读出/计数状态，以及根据外部输入的控制指令产生控制信号；像素单元阵列模块中的每个像素用于对探测器的像素产生的光电信号进行信号处理生成数字脉冲；根据控制信号和所述数字脉冲选择计数模式、读出数据或计数；通过选择计数模式，可使串行输出频率达375MHz以上，从而保证射线利用率。
【专利附图】
【附图说明】
[0016]图1为现有光子计数芯片的像素串行连接示意图。
[0017]图2为本发明串行读出光子计数芯片的拓扑结构图。
[0018]图3为本发明串行读出光子计数芯片中模拟放大单元的电路图。
[0019]图4为本发明串行读出光子计数芯片中数字读出控制单元的电路图。
[0020]图5为本发明串行读出光子计数芯片中二选一选择器的电路图。
[0021]图6为本发明串行读出光子计数芯片中每行像素隔行交叉互连的示意图。
[0022]图7为本发明串行读出光子计数芯片工作时序的示意图。
【具体实施方式】
[0023]为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
[0024]本发明提供一种串行读出光子计数芯片，与探测器连接，也即是说，串行读出光子计数芯片内的每个像素与探测器的像素一一对应连接。请参阅图2，本发明提供的串行读出光子计数芯片包括像素单元阵列模块I和读出逻辑模块。所述像素单元阵列模块I包括有多个像素100，将所有像素以阵列方式排列成若干行和若干列，如图2所示，每行像素等距间隔且水平对齐，每列像素等距间隔且竖直对齐。本实施例中串行读出光子计数芯片的尺寸为6mm (长)X6mm (宽)X0.5mm (厚)，多个像素100的排列为16行X 15列，每个像素100的尺寸为330 ii mX330 ii m。如图2所示,第I行像素从左到右依次为像素AA、像素
AB、......、像素AO ;第2行像素从左到右依次为像素BA、像素BB、......、像素BO ;第3行像
素从左到右依次为像素CA、像素CB、......、像素CO ;第4行像素从左到右依次为像素DA、像
素DB、......、像素D0;......第16行像素从左到右依次为像素PA、像素PB、......、像素PO。
每行中的所有像素依次串联，且每两行像素串联，该串联的两行像素为非相邻行像素；在本实施例中，各行像素隔行交叉互连，即一行像素与隔一行的下一行像素串联组成一个光子读取单元，具体为，第I行像素与第3行像素连接，第2行像素与第4行像素连接，第5行像素与第7行像素连接，依次类推。相连的两行像素在读出数据时，数据传输方向如图2中箭头所示，以第I行和第3行像素为例，从像素AO开始、依次串行读出数据，最后到像素CO结束。
[0025]其中，所述读出逻辑模块用于控制像素单元阵列模块的读出/计数状态，以及根据外部输入的控制指令产生控制信号，其包括:缓冲寄存器、LVDS (Low-VoltageDifferential Signaling低电压差分信号)传输器、控制逻辑、模拟缓冲器、偏压电路和时钟树。请同时参阅图2至图4，本实施例中，产生的控制信号包括:CWin (Control Wordin)信号用于进行全局串行配置；Wcw (Write control word)信号用于输入控制字；X0i为数据读出总线，其每一位信号线串行读出两行像素值，如图2所示，第一行像素与第三行像素连接，按照图2中的箭头串行读出第一行像素与第三行像素的像素值，最终由缓冲寄存器输出给LVDS传输器输出，其他交叉互连的像素行依此类推；x3bit(excute 3 bit mode)信号为计数器位数切换控制信号，控制像素中的计数器切换为3bit模式或5bit模式；cnt(count)信号用于控制芯片的计数/读出状态，本实施例中，cnt为高电平时控制串行读出光子计数芯片计数，低电平时控制串行读出光子计数芯片读出；rst_rWf号为复位信号；Clk信号为时钟信号；SXi和SXO为像素中计数器与相邻像素中计数器之间互连的信号端口 ；Rcw (Read control word)为信号读出控制字。读出逻辑模块为现有技术,此处对此工作原理和连接关系不作详述，本发明涉及上述信号在像素单元阵列模块I的使用。
[0026]请同时参阅图3和图4,所述像素100包括:模拟放大单元200 (如图3所示)和数字读出控制单元300(如图4所示)，所述模拟放大单元200连接数字读出控制单元300和探测器。所述模拟放大单元200对探测器的像素产生的光电信号进行信号转换、脉宽设置和电压调整，生成数字脉冲。数字读出控制单元300根据相关控制信号(即rst_n信号、x3bit信号、elk信号、cnt信号、Wcw信号、sxi和sxo)和所述数字脉冲Vout选择计数模式、生成阈值电压。
[0027]其中，所述模拟放大单元200包括前置放大电路201、脉冲成形电路202、甄别电路203和阈值调整电路，所述前置放大电路201、脉冲成形电路202、甄别电路203依次连接，所述阈值调整电路连接甄别电路203。
[0028]所述前置放大电路201用于将探测器的像素产生的光电信号转换成电压脉冲，其包括第一放大器Al、第一电容Cl和MOS开关2011 ;所述MOS开关2011为PMOS管Ql ;所述第一电容Cl串联在第一放大器Al的输入端与输出端之间,所述MOS开关2011的第一连接端(即PMOS管Ql的源极)连接第一放大器Al的输入端，MOS开关2011的第二连接端(即PMOS管Ql的漏极)连接第一放大器Al的输出端，MOS开关2011的控制端(即PMOS管Ql的栅极)连接cnt端。所述cnt端用于输入cnt信号。
[0029]在计数过程中，随着时间推移，前置放大电路201的基线会有漂移，需通过cnt信号来控制PMOS管Ql导通来对电荷清零，减小漂移随时间的积累。前置放大电路201与探测器的像素直接连接，其具有低噪声(<200e-)，高带宽(>300MHz单位增益带宽)的特点。
[0030]所述脉冲成形电路202用于将所述电压脉冲整形为预设脉宽的预设电压脉冲，其包括第二放大器A2、第一电阻R1、第二电阻R2、第三电阻R3、第二电容C2和第三电容C3 ；所述第二放大器A2的第一输入端a连接Vref端,第二放大器A2的第二输入端b通过第一电阻Rl连接第一放大器Al的输出端、也通过第二电容C2连接第二放大器A2的输出端C、还通过第二电阻R2连接第三电阻R3的一端和第三电容C3的一端，所述第三电容C3的另一端接地，第三电阻R3的另一端连接第二放大器A2的输出端c ;所述Vref端用于输入偏置电压Vref。
[0031]脉冲成形电路202的成形时间短(50ns~100ns)，其频域内的输出传递函数H(S)具有如下关系:
【权利要求】
1.一种串行读出光子计数芯片，与探测器连接，其特征在于，包括像素单元阵列模块和读出逻辑模块: 所述像素单元阵列模块包括有多个像素，所述多个像素以阵列方式排列成若干行和若干列；每行中的所有像素依次串联，且每两行像素串联，所述串联的两行像素为非相邻行像素；每个像素用于对探测器的像素产生的光电信号进行信号处理生成数字脉冲； 所述读出逻辑模块用于控制像素单元阵列模块的读出/计数状态，以及根据外部输入的控制指令产生控制信号； 所述像素单元阵列模块连接探测器和读出逻辑模块。
2.根据权利要求1所述的串行读出光子计数芯片，其特征在于，所述每两行像素串联采用隔行交叉互连的方式。
3.根据权利要求1或2所述的串行读出光子计数芯片，其特征在于，所述像素包括: 前置放大电路，用于将探测器的像素产生的光电信号转换成电压脉冲； 脉冲成形电路，用于将所述电压脉冲整形为预设脉宽的预设电压脉冲； 甄别电路，用于将所述预设电压脉冲与阈值电压比较、产生数字脉冲； 阈值调整电路，用于将全局参考电压和局部DAC电压叠加生成阈值电压； 所述前置放大电路、脉冲成形电路、甄别电路依次连接，所述阈值调整电路连接甄别电路。
4.根据权利要求3所述`的串行读出光子计数芯片，其特征在于，所述甄别电路包括比较器，所述阈值调整电路包括叠加器； 所述比较器的第一输入端连接叠加器的输出端，比较器的第二输入端连接第二放大器的输出端；所述叠加器的第一输入端连接Vth端,叠加器的第二输入端连接数字读出控制单元； 所述Vref端输入全局参考电压，所述数字读出控制单元输出局部DAC电压。
5.根据权利要求3所述的串行读出光子计数芯片，其特征在于，所述像素还包括: DAC配置存储器,用于输出局部DAC电压； 二选一选择器，用于根据控制信号和数字脉冲控制计数器的读出/计数状态； 计数器，用于根据控制信号切换为3bit模式或5bit模式； 所述DAC配置存储器连接所述叠加器的第二输入端，二选一选择器连接计数器。
6.根据权利要求5所述的串行读出光子计数芯片，其特征在于，所述二选一选择器包括门控锁存电路，二选一选择器的第一输入端连接甄别电路的输出端，二选一选择器的第二输入端连接elk端,二选一选择器的控制端连接cnt端；二选一选择器的输出端连接计数器；所述cnt端用于输入cnt信号，elk端用于输入elk信号； 在cnt信号的上升沿时刻与该时刻后elk信号的第二个下降沿时刻之间，输出信号持续为低电平；在elk信号的第二个下降沿时刻后，输出第一时钟；在cnt信号的下降沿时刻与该时刻后elk信号的第二个下降沿时刻之间，输出信号持续为低电平，在该elk信号的第二个下降沿时刻后，输出第二时钟。
7.根据权利要求3所述的串行读出光子计数芯片，其特征在于，所述前置放大电路包括:第一放大器、第一电容和MOS开关；所述第一电容串联在第一放大器的输入端与输出端之间，所述MOS开关的第一连接端连接第一放大器的输入端，MOS开关的第二连接端连接第一放大器的输出端，MOS开关的控制端连接cnt端。
8.根据权利要求7所述的串行读出光子计数芯片，其特征在于，所述脉冲成形电路包括第二放大器、第一电阻、第二电阻、第三电阻、第二电容、第三电容和第四电容；所述第二放大器的第一输入端连接Vref端，第二放大器的第二输入端依次通过第一电阻、第四电容连接第一放大器的 输出端、也通过第二电容连接第二放大器的输出端、还通过第二电阻连接第三电阻的一端和第三电容的一端，所述第三电容的另一端接地，第三电阻的另一端连接第二放大器的输出端；所述Vref端用于输入偏置电压。
【文档编号】H04N5/341GK103685991SQ201310746935
【公开日】2014年3月26日 申请日期:2013年12月31日 优先权日:2013年12月31日
【发明者】王鑫, 李红日 申请人:北京国药恒瑞美联信息技术有限公司