生长在硅上的异质材料与硅光子电路的键合的制作方法
【专利说明】生长在硅上的异质材料与硅光子电路的键合
[0001]政府资助
[0002]本发明是根据国防高级研宄计划署授予的合同号HR0011-12-C-0006在政府支持下进行的。政府对本发明具有一定的权利。
[0003]相关申请的引用
[0004]本申请要求2013年12月20日提交的题目为“生长在硅上的异质材料与硅光子电路的键合(Bonding of Heterogeneous Material Grown on Silicon to Silicon PhotonicCircuits) ”的美国临时申请号61/919，417的优先权，该申请结合于此作为参考。要求了优先权。
技术领域
[0005]本公开涉及集成电路制造，具体地涉及光电集成电路的制造。
【背景技术】
[0006]传统上，数据通信或“Datacom”依靠铜导线来点到点地传送数据。例如，铜通信总线可以提供家用PC中的处理器与数据存储中介(介质)之间或者数据中心的服务器之间的通信。经由传统的铜通信总线进行的通信被充分了解，并且得益于以下事实，即端点和通信中介两者均为电气器件。
[0007]光学通信系统提供了更大的带宽和速度的保证。然而，光学通信系统受限于光通信系统与电气器件之间所需的接口。特别地，光学部件和电气部件的耦合通常导致电气和光学耦合损耗和/或信号失真。通过将光学器件集成于集成电路上，这就是所谓的光子集成电路(PIC)，已经解决了这些和其它的障碍。即，在允许与传统半导体器件集成的半导体衬底上形成光学部件/器件。
[0008]多年来，半导体材料硅(Si)已成为集成电路技术的主要成分。然而，由于硅的间接带隙，这使得光的产生变复杂，有源光电器件的制造依赖于不同种类的半导体材料，本文中称为II1-V型半导体。这些半导体材料包括III族元素铝(Al)、镓(Ga)、铟(In)与V族元素氮(N)、磷(P)、砷(As)和锑(Sb)的组合，并且包括这样的组合，诸如砷化镓(GaAs)、磷化铟(InP)、磷化镓(GaP)、氮化镓(GaN)和砷化铝镓(AlGaAs)。II1-V型半导体的特点是直接带隙，这允许制造有源光电器件，诸如激光器、光探测器和发光二极管。
[0009]用于将II1-V型半导体与传统的硅集成电路集成的传统方法倾向于遵循两种方法。在第一种方法中，将II1-V型半导体材料直接沉积在硅衬底或处理后的硅层上。然而，硅与II1-V型半导体材料之间的晶格常数差异导致硅/II1-V界面附近产生致命的缺陷(例如，位错)。为了克服这些缺陷，可在硅/II1-V界面之间沉积缓冲层。然而，虽然已经取得了进展来减小缓冲层的厚度，薄层仍然可以代表随机有损缺陷的来源，所述缺陷负面地影响有源II1-V族器件与无源硅部件(例如，电子线路、波导等)之间的耦合。在第二种方法中，在具有相同或相似晶格常数的天然II1-V型衬底上生长II1-V型半导体材料，然后将II1-V型半导体材料转移到硅衬底。然而，该方法是昂贵的，因为生产II1-V型半导体衬底的成本远远大于生产硅衬底的成本。另外，经处理的有源II1-V器件的设置要求器件和与之耦合的无源部件(例如，波导等)之间的精确对准。
【发明内容】
[0010]根据本发明的一个实施例，描述了一种制造异质半导体晶片的方法，包括在具有半导体衬底的第一晶片上沉积II1-V型半导体外延层。然后将第一晶片键合至具有形成于半导体衬底上的图案化硅层的第二晶片，其中，II1-V型半导体外延层被键合至第二晶片的图案化硅层。去除与第一晶片相关联的半导体衬底以暴露II1-V型半导体外延层。
[0011]根据另一实施例，异质晶片包括第一晶片和第二晶片。第一晶片由半导体衬底和图案化硅层构成，其中，图案化硅层形成在半导体衬底上。第二晶片由半导体衬底和II1-V型半导体外延层构成。第二晶片键合至第一晶片，使得II1-V型半导体外延层键合至图案化娃层。
【附图说明】
[0012]图1A-1E是横截面图，示出了根据本发明实施例的经由沉积在硅晶片上并键合至另一硅衬底晶片的II1-V型半导体外延的异质集成的光子集成电路的制造。
[0013]图2A-2B是横截面图，另外详细地示出了根据本发明实施例的具有硅衬底和II1-V外延层的晶片与另一硅晶片的键合。
【具体实施方式】
[0014]本公开通常涉及光子集成电路(PIC)的制造，具体地涉及允许以成本高效方式制造PIC的方法。该制造工艺在硅生长衬底上沉积II1-V型半导体外延层，其允许晶片按比例增大与常规硅晶片相同的尺寸(例如，300-450mm的直径)。然后，在晶片与晶片的键合过程中，将II1-V型半导体外延层键合至图案化硅晶片。在键合之后，去除或改造(reclaim)硅生长衬底，留下暴露的用于后续处理的II1-V型半导体外延层。II1-V型外延层的处理允许限定单个和可能的多个有源光电器件并耦合至键合有πι-v型外延层的先前图案化的娃晶片O
[0015]该制造方法相比于II1-V型半导体器件与硅晶片的常规键合，其中II1-V型半导体器件，而不是晶片，被分别键合至图案化的硅晶片。该工艺不仅需要光电器件与处理后的硅晶片之间的精确对准，而且通常还依赖于II1-V族光电器件在II1-V型衬底上的制造，II1-V型衬底的制造比硅晶片昂贵多倍。
[0016]图1A-1E是横截面图，示出了根据本发明实施例的经由沉积在硅晶片上并键合至另一半导体晶片的II1-V型半导体外延的异质集成的光子集成电路(PIC)的制造。具体地，图1A示出了第一晶片10的制造，该第一晶片包括形成在半导体衬底上的图案化硅层。图1B示出了第二晶片12的制造，该第二晶片包括沉积在半导体衬底上的II1-V型半导体外延层。图1C示出了第一晶片10与第二晶片12的键合，并且具体地，第二晶片12的II1-V型半导体外延层与第一晶片10的图案化硅层的键合。图1D示出了与第二晶片12相关联的半导体衬底的改造，并且图1E示出了对来自第二晶片12的II1-V型半导体外延层的处理，以限定一个或多个有源光电器件(例如，激光器、光探测器、发光二极管等)。在图1A-1EK示的实施例中，与第一和第二晶片相关联的半导体衬底为硅(Si)衬底，被选择成在制造方面低成本。图1A-1E所示的实施例示出了有源光子集成电路(PIC)的制造，能够利用与硅衬底相关联的低成本。然而，应当理解，如果需要的话，可以利用其它类型的半导体衬底。
[0017]在图1A所示的制造阶段，第一晶片10被制造成包括硅衬底14、埋入氧化物层(BOX) 16以及图案化硅层18。图1A所示的实施例被称为绝缘体上硅(silicon-on-1nsulator)PIC，其中，娃层18如所希望的被图案化，以形成无源光学器件，诸如波导、滤光器、分光器等，除此之外，或者与非光学器件相结合。例如，图1A所示的实施例可包括无源波导，其中，光被承载在由纯净单晶硅制成的芯中，该芯通常形成在绝缘体上硅(SOI)晶片的有源区中。然而，在其它实施例中，无源器件(诸如波导)可以利用介电波导以将光承载在由非晶介电材料(诸如氮化硅或二氧化硅)制成的中央芯中，这可能不需要绝缘体上硅(SOI)晶片。本发明的实施例可以利用这些硅基光子集成电路或其它周知的娃基光子结构中的任何一种。
[0018]硅基PIC的好处在于，通过标准且公知的CMOS技术进行制造和处理，从而由于规模经济而能够批量制造和降低成本。例如，第一晶片10(及其硅衬底)可以制造为300毫米(mm)直径的晶片，450mm直径的晶片，或者如果可用的话，更大的晶片。尽管在图1A所示的实施例中示出了绝缘体上硅类型的器件，但根据本发明的实施例，也可以利用其它类型的硅基光子集成电路(PIC)。
[0019]在图1B所示的制造阶段，类似地，第二晶片12包括硅衬底20、缓冲层22、释放层24以及II1-V型半导体外延层26 (本文中称为II1-V外延层26)。由于不同类型的材料(诸如硅和II1-V型材料)之间的晶格常数差异，试图在硅上直接生长II1-V型半导体层通常导致大量缺陷，所述缺陷大大降低了材料质量以及经处理后的器件的后续性能。因此，II1-V外延层通