相应的金属触点之间进行电键合。图2A-2B所示的实施例提供了半导体与金属之间的键合。在图2A-2B所示的实施例中，第一晶片50包括硅衬底54、埋入二氧化硅层(S12) 56和金属层58。此外，第二晶片52包括II1-V外延层60和硅生长衬底62。图2A-2B所示的实施例可以与参照图1A-1E所描述的制造步骤相结合来使用。
[0031]器件之间的典型键合需要制作在每个处理后的器件上的金属触点之间的对准，这又需要相应器件之间的精确对准。由于本发明利用了 II1-V外延层与图案化硅衬底的键合，所以不需要精确的对准。
[0032]在图2A所示的实施例中，将第一晶片50键合到第二晶片52。该键合过程利用一个或多个公知的键合技术，诸如等离子体辅助键合，接着在压力下进行退火工艺。该键合可以利用诸如等离子体辅助键合与压力下的退火相结合的键合技术，以形成相应晶片之间的必需的机械键合。作为该工艺的结果，在二氧化硅层56与II1-V外延层60之间形成共价键。
[0033]除了在每个晶片的相应半导体材料之间形成共价键外，也在金属层58与II1-V外延层60之间形成键合，以在相应晶片之间提供导电联接或路径。具体地，在图2A-2B所示的实施例中，金属层58包括薄接触部分64，该薄接触部分位于第一晶片的暴露于与第二晶片52键合的表面上。薄接触部分64可形成在二氧化硅层56内，使得薄接触部分64的至少一小部分延伸超出二氧化硅层56。在键合和退火过程中，在薄接触部分64与II1-V外延层60之间发生相互扩散，以在两层之间形成键合。在与键合/退火处理相关联的加热和冷却过程中，薄金属接触部分64会扩大然后收缩，导致围绕每个薄金属接触部分64的未键合到II1-V外延层60的小区域。然而，该方法的最终结果是，在半导体材料之间提供键合(通过共价键)，并且在金属触点与半导体材料(诸如II1-V外延层60)之间提供键合(通过相互扩散)，以在相应的第一和第二晶片之间提供机械和电键合。虽然在图2A和2B中未示出，但金属层58也可以延伸至硅衬底54并且其中可包括触点，以允许在第一晶片50与外部器件之间形成电连接。
[0034]虽然已经参照示例性实施例描述了本发明，但本领域普通技术人员可以理解的是，可以对其进行各种改变，并且可以用等同物替换其元件(要素)，而不背离本发明的范围。此外，可以进行许多修改以使特定情况或材料适应本发明的教导，而不背离其基本范围。因此，希望本发明不限于所公开的特定实施例，而是本发明将包括落在所附权利要求范围内的所有实施例。
【主权项】
1.一种制造异质半导体晶片的方法，所述方法包括: 在具有半导体衬底的第一晶片上沉积II1-V型半导体外延层； 将所述第一晶片键合至具有形成于半导体衬底上的图案化硅层的第二晶片，其中，所述II1-V型半导体外延层键合至所述第二晶片的所述图案化硅层；以及 去除与所述第一晶片相关联的所述半导体衬底，以暴露所述II1-V型半导体外延层。2.根据权利要求1所述的方法，还包括: 在与所述第一晶片相关联的所述半导体衬底上沉积缓冲层，其中，所述II1-V型半导体外延层沉积在所述缓冲层上。3.根据权利要求1所述的方法，其中，所述缓冲层包括锗(Ge)、硅锗(SiGe)、钛酸锶(SrTO3)和二氧化硅(S12)中的一种或多种。4.根据权利要求1所述的方法，其中，所述II1-V型半导体外延层包括量子点、量子阱、量子线、量子划线中的一种或多种。5.根据权利要求1所述的方法，还包括: 在去除所述半导体衬底之后处理暴露的II1-V型半导体外延层，以形成耦合至所述图案化硅层的一个或多个有源光电器件。6.根据权利要求5所述的方法，其中，所述一个或多个有源光电器件包括激光器、光探测器、调制器、相位调谐元件、干涉测量器件、波长多路复用器、偏振分光器、耦合器或饱和吸收器中的一种或多种。7.根据权利要求5所述的方法，其中，所述图案化硅层包括一个或多个无源光学部件，所述一个或多个无源光学部件耦合至形成在所述II1-V型半导体外延层内的所述一个或多个有源光电器件。8.根据权利要求7所述的方法，其中，所述无源光学部件包括波导、滤光器和/或分光器中的一种或多种。9.根据权利要求1所述的方法，其中，所述第二晶片是绝缘体上硅晶片，包括硅衬底、沉积在所述硅衬底上的埋入氧化物层、以及形成在所述埋入氧化物层上的所述图案化硅层O10.根据权利要求1所述的方法，其中，所述第一晶片与所述第二晶片的键合包括在所述图案化硅层与所述II1-V型半导体外延层之间提供导电性。11.根据权利要求1所述的方法，其中，所述第二晶片包括金属层，所述金属层包括位于所述图案化硅层的顶部上的薄接触金属堆叠。12.根据权利要求11所述的方法，其中，键合包括在压力下的退火，以在所述图案化硅层与所述II1-V型半导体外延层之间形成共价键，并在所述薄接触金属堆叠与所述II1-V型半导体外延层之间形成互相扩散。13.根据权利要求1所述的方法，其中，键合过程选自由以下组成的组:亲水键合、疏水键合、等离子体辅助键合、焊剂键合、金属键合和聚合物键合(例如，苯并环丁烯键合)。14.根据权利要求1所述的方法，其中，分别与所述第一晶片和第二晶片相关联的所述半导体衬底是硅衬底。15.—种异质晶片，包括: 第一晶片，具有半导体衬底和图案化硅层；以及 第二晶片，具有半导体衬底和II1-V型半导体外延层； 其中，所述第二晶片键合至所述第一晶片，使得所述II1-V型半导体外延层键合至所述图案化娃层。16.根据权利要求15所述的异质晶片，其中，所述第一晶片的直径近似等于所述第二晶片的直径。17.根据权利要求16所述的异质晶片，其中，所述第一晶片和所述第二晶片的直径大于200晕米(mm)。18.根据权利要求16所述的异质晶片，其中，所述第二晶片包括沉积在所述半导体衬底上的缓冲层，其中，所述πι-v型半导体外延层沉积在所述缓冲层上。19.根据权利要求18所述的异质晶片，其中，所述缓冲层包括锗(Ge)、硅锗(SiGe)、钛酸锶(SrTO3)和二氧化硅(S12)中的一种或多种，并且所述II1-V型半导体层包括量子点、量子阱、量子线、量子划线中的一种或多种。20.根据权利要求15所述的异质晶片，其中，所述II1-V型半导体外延层被处理，以形成耦合至所述图案化硅层的一个或多个有源光电器件。21.根据权利要求20所述的异质晶片，其中，所述一个或多个有源光电器件包括激光器、光探测器、调制器、相位调谐元件、干涉测量器件、波长多路复用器、偏振分光器、耦合器或饱和吸收器中的一种或多种，并且其中，所述图案化硅层包括一个或多个无源光学部件，所述一个或多个无源光学部件耦合至形成在所述II1-V型外延层内的所述一个或多个有源光电器件。22.根据权利要求15所述的异质晶片，其中，所述第一晶片是绝缘体上硅晶片，包括硅衬底、沉积在所述硅衬底上的埋入氧化物层、以及形成在所述埋入氧化物层上的所述图案化娃层。23.根据权利要求15所述的异质晶片，其中，所述第一晶片与所述第二晶片之间的键合包括在所述图案化硅层与所述πι-v型半导体外延层之间形成导电性。24.根据权利要求23所述的异质晶片，其中，所述第一晶片包括金属层，所述金属层具有位于所述图案化硅层的顶部上的薄接触金属堆叠，所述薄接触金属堆叠通过与所述II1-V型半导体外延层的互相扩散而被键合。25.根据权利要求15所述的异质晶片，其中，分别与所述第一晶片和第二晶片相关联的所述半导体衬底是硅衬底。
【专利摘要】本发明涉及生长在硅上的异质材料与硅光子电路的键合。具体地，本发明涉及一种制造异质半导体晶片的方法，包括在具有半导体衬底的第一晶片上沉积III-V型半导体外延层。然后将第一晶片键合至具有形成于半导体衬底上的图案化硅层的第二晶片，其中，III-V型半导体外延层被键合至第二晶片的图案化硅层。去除与第一晶片相关联的半导体衬底以暴露III-V型半导体外延层。
【IPC分类】H01L29/06, H01L21/20
【公开号】CN104882368
【申请号】CN201410806944
【发明人】约翰·E·鲍威尔斯, 乔克·波维顿
【申请人】加州大学董事会
【公开日】2015年9月2日
【申请日】2014年12月22日
【公告号】US20150177458