音频输入测试电路的制作方法
【专利摘要】本发明提供一种音频输入测试电路，包括音频处理电路、外接于该音频处理电路的第一音频解码器以及与该第一音频解码器连接的辅助测试电路。该辅助测试电路用于输出时序控制第一音频解码器的模数/数模转换，并输出待测试音频数据至该第一音频解码器。该第一音频解码器将待测试音频数据数模转换并输出至该音频处理电路。该音频处理电路的解码放音该音频数据并输出至该第一音频解码器进行模数转换，以及输出至该辅助测试电路进行音频数据的分析以判断正确性。利用本发明，解决了现有技术中不具有模数转换功能的芯片的音频解码器无法进行LINE?IN测试的技术问题。
【专利说明】音频输入测试电路
【技术领域】
[0001]本发明涉及音频信号测试【技术领域】，尤其涉及一种音频输入测试电路。
【背景技术】
[0002]目前，音频解码器在音频播放设备中广泛使用，其内置的耳机输出放大器支持MIC和LINE IN两种音频输入方式，对输入和输出都具有可编程的增益调节。音频解码器的模数转换(ADCs)和数模转换(DACs)部件高度集成在芯片内部，可以在8K到96K的频率范围内提供16bit、20bit、24bit和32bit的采样，ADC和DAC的输出信噪比分别可以达到90dB和100dB。在实际应用中，工程师需要对音频解码器的输入、输出功能进行测试，即耳机输出、MIC和LINE IN两种输入这三项功能进行测试，并对其ADC和DAC两种功能进行验证。但是，现有的被广泛应用在MP3和MP4上的芯片，例如Nanoc芯片，在对芯片的音频解码器进行LINE IN测试时，由于该芯片上的音频解码器内部没有模数转换功能，所以测试过程中无法判断经过LINE IN这个输入通路传输的音频信号是否正确。
【发明内容】
[0003]本发明实施方式所要解决的技术问题在于，提供一种音频输入测试电路，以解决现有技术中不具有模数转换功能的芯片的音频解码器无法进行LINE IN测试的技术问题。
[0004]为解决上述技术问题，本发明提供一种音频输入测试电路，包括音频处理电路，该音频处理电路包括音频解码器，用于对音频信号进行解码放音。该音频输入测试电路还包括外接于该音频处理电路的第一音频解码器以及与该第一音频解码器连接的辅助测试电路。该辅助测试电路用于输出具有第一时序的I2C信号以及具有第二时序的I2S信号至该第一音频解码器以控制该第一音频解码器进行模数转换以及模数转换，还用于输出一待测试音频数据至该第一音频解码器。该第一音频解码器用于将该待测试音频数据进行数模转换以及将经过数模转换的音频数据输出至该音频处理电路。该音频处理电路的音频解码器对接收到的该音频数据进行解码放音，以及将该解码后的音频数据输出至该第一音频解码器进行模数转换，该第一音频解码器将经过模数转换的音频数据输出至该辅助测试电路进行音频数据的分析，以判断该音频数据的正确性。
[0005]本发明提供的一种音频输入测试电路，在音频处理电路外接音频解码器和辅助测试电路，并通过辅助测试电路输入音频信号以经过外接的音频解码器的模数转换和数模转换而再次输入至该辅助测试电路中进行音频信号的测试，从而解决了现有技术中不具有模数转换功能的芯片的音频解码器无法进行LINEIN测试的技术问题。
【专利附图】
【附图说明】
[0006]图1为本发明实施方式中的音频输入电路的电路结构示意图；
[0007]图2为图1所示的音频输入电路中I2C输出信号的时序图；
[0008]图3为图1所示的音频输入电路中I2S输出信号的时序图。[0009]标号说明:
[0010]音频输入测试电路10
[0011]音频处理电路11
[0012]第二音频解码器110
[0013]第一音频解码器12
[0014]模数转换模块120
[0015]数模转换模块121
[0016]辅助测试电路13
[0017]控制模块130
[0018]分析模块 131
【具体实施方式】
[0019]为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。
[0020]请参阅图1，为本发明实施方式中的音频输入测试电路的电路结构示意图。该电路10包括依次连接的音频处 理电路11、第一音频解码器12以及辅助测试电路13。其中，该音频处理电路11为内置于音频播放设备中用于进行音频处理的芯片，该音频播放设备可以是MP3、MP4等电子设备，在本实施方式中，该音频处理电路11为Nanoc芯片，该第一音频解码器12为ALC5633Q芯片，该辅助测试电路13为RK2918芯片。
[0021]该音频处理电路11包括第二音频解码器110、第一录音输入通道端口 INL、第二录音输入通道端口 INR、第一放音输出通道端口 HPL以及第二放音输出通道端口 HPR。该第二音频解码器12包括模数转换模块120、数模转换模块121、第一录音输入通道端口 LINE_IN_L、第二录音输入通道端口 LINE_IN_R、第一放音输出通道端口 HP_0UT_L、第二放音输出通道端口 HP_0UT_R、系统时钟信号端口 MCLK、位时钟信号端口 BCLK、左右声道区别时钟信号端口 LRCK、模数转换数据端口 ADCDAT、数模转换数据端口 DACDAT、串行时钟信号端口 SCLK以及数据信号端口 SDA。该辅助测试电路13包括控制模块130、分析模块131、I2S时钟信号端口 I2S_CLK、I2S串行时钟信号端口 I2S_SCLK、I2S左右声道区别时钟信号端口 I2S_LRCK、I2S数据信号输入端口 I2S_SD1、I2S数据信号输出端口 I2S_SD0、串行时钟信号端口SCL以及数据信号端口 SDA。在本实施方式中，该第一音频解码器为12外接在该音频处理电路11的电路，该第二音频解码器110为集成在该音频处理电路11上的电路。
[0022]该音频处理电路11的第二音频解码器110通过录音输入通道端口以及该第一音频解码器12的放音输出通道端口与该数模转换模块121连接，通过放音输出通道端口以及该第一音频解码器12的录音输出通道端口与该模数转换模块120连接。该辅助测试电路13的分析模块131通过时钟信号端口与该第一音频解码器12的时钟信号端口对应连接，通过数据输入端口与该第一音频解码器12的模数转换模块120连接，通过数据输出端口与该第一音频解码器12的数模转换模块121连接。该控制模块130通过时钟信号端口与该第一音频解码器12的时钟信号端口对应连接，并通过数据信号端口与该第一音频解码器12的数据信号端口对应连接。
[0023]具体地，在本实施方式中，该第二音频解码器110通过第一录音输入通道端口 INL以及第一放音输出通道端口 HP_OUT_L与该数模转换模块121连接，该第二音频解码器110通过第二录音输入通道端口 INR以及第二放音输出通道端口 HP_OUT_R与该数模转换模块121连接，该第二音频解码器110通过第一放音输出通道端口 HPL以及第一录音输入通道端口 LINE_IN_L与该模数转换模块120连接，该第二音频解码器110通过第二放音输出通道端口 HPR以及第二录音输入通道端口 LINE_IN_R与该模数转换模块120连接。该分析模块131通过I2S时钟信号端口 I2S_CLK与系统时钟信号端口 MCLK连接，通过I2S串行时钟信号端口 I2S_SCLK与位时钟信号端口 BCLK连接，通过I2S左右声道区别时钟信号端口 I2S_LRCK与左右声道区别时钟信号端口 LRCK连接，通过I2S数据信号输入端口 I2S_SDI以及模数转换数据端口 ADCDAT与该模数转换模块120连接，通过I2S数据信号输出端口 I2S_SDO以及数模转换数据端口 DACDAT与该数模转换模块121连接。该控制模块130通过串行时钟信号端口 SCL与串行时钟信号端口 SCLK连接，通过数据信号端口 SDA与该辅助测试电路13的数据信号端口 SDA连接。
[0024]开始测试时，该辅助测试电路13的控制模块130通过时钟信号端口输出具有第一时序的I2C信号至该第一音频解码器12以启动该第一音频解码器12，其中，该第一时序的I2C信号如图2所示。该辅助测试电路13的分析模块131还产生一组包括左右声道音频的数据，并通过I2S数据信号输出端口 I2S_SD0输出至该第一音频解码器12，在本实施方式中，该音频数据的左右声道音频分别为IK和2K。在测试过程中，该辅助测试电路13的控制模块130通过时钟信号端口输出具有第二时序的I2S信号与第一音频解码器12进行串行数据的通信。其中，该第二时序的I2S信号如图3所示。
[0025]该第一音频解码器12的数模转换模块121通过数模转换数据端口 DACDAT接收该辅助测试电路13输出的音频数据，该数模转换模块121将该接收到的音频数据进行数模转换，以及将经过数模转换的音频数据分别通过该第一放音输出通道端口 HP_0UT_L和第二放音输出通道端口 ^1_0爪_1?输出至该音频处理电路11。
[0026]当该音频处理电路11通过该第一录音输入通道端口 INL和第二录音输入通道端口 INR接收由该第一音频解码器12输出的经过数模转换的音频信号时，该第二音频解码器110对该音频信号进行解码放音，以及通过该第一放音输出通道端口 HPL和第二放音输出通道端口 HPR输出至该第一音频解码器12。
[0027]该第一音频解码器12通过该第一录音输入通道端口 LINE_IN_L和第二录音输入通道端口 LINE_IN_R接收由该音频处理电路11输出的音频，该模数转换模块120将该接收到的音频数据进行模数转换，以及将经过模数转换的音频数据通过模数转换数据端口ADCDAT输出至该辅助测试电路13。
[0028]该辅助测试电路13通过该I2S数据信号输入端口 I2S_SDI接收到由该第一音频解码器12输出的经过模数转换的音频数据，该分析模块131对该接收到的音频数据进行分析处理，以判断音频信号的正确性。
[0029] 本发明提供的一种音频输入测试电路，在音频处理电路外接音频解码器和辅助测试电路，并通过辅助测试电路输入音频信号以经过外接的音频解码器的模数转换和数模转换而再次输入至该辅助测试电路中进行音频信号的测试，从而解决了现有技术中不具有模数转换功能的芯片的音频解码器无法进行LINEIN测试的技术问题。
[0030]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的【技术领域】，均同理包括在本发明的专利保护范围内。
【权利要求】
1.一种音频输入测试电路，包括音频处理电路，所述音频处理电路包括音频解码器，用于对音频信号进行解码放音；其特征在于，所述音频输入测试电路还包括外接于所述音频处理电路的第一音频解码器以及与所述第一音频解码器连接的辅助测试电路；所述辅助测试电路用于输出具有第一时序的I2C信号以及具有第二时序的I2S信号至所述第一音频解码器以控制所述第一音频解码器进行模数转换以及模数转换，还用于输出一待测试音频数据至所述第一音频解码器；所述第一音频解码器用于将所述待测试音频数据进行数模转换以及将经过数模转换的音频数据输出至所述音频处理电路；所述音频处理电路的音频解码器对接收到的所述音频数据进行解码放音，以及将所述解码后的音频数据输出至所述第一音频解码器进行模数转换，所述第一音频解码器将经过模数转换的音频数据输出至所述辅助测试电路进行音频数据的分析，以判断所述音频数据的正确性。
2.如权利要求1所述的音频输入测试电路，其特征在于，所述音频处理电路还包括第一录音输入通道端口 INL、第二录音输入通道端口 INR、第一放音输出通道端口 HPL以及第二放音输出通道端口 HPR ;所述第二音频解码器包括模数转换模块、数模转换模块、第一录音输入通道端口 LINE_IN_L、第二录音输入通道端口 LINE_IN_R、第一放音输出通道端口 HP_OUT_L、第二放音输出通道端口 HP_OUT_R、系统时钟信号端口 MCLK、位时钟信号端口 BCLK、左右声道区别时钟信号端口 LRCK、模数转换数据端口 ADCDAT、数模转换数据端口DACDAT、串行时钟信号端口 SCLK以及数据信号端口 SDA ;所述辅助测试电路包括控制模块、分析模块、I2S时钟信号端口 I2S_CLK、I2S串行时钟信号端口 I2S_SCLK、I2S左右声道区别时钟信号端口 I2S_LRCK、I2S数据信号输入端口 I2S_SD1、I2S数据信号输出端口 I2S_SD0、串行时钟信号端口 SCL以及数据信号端口 SDA。
3.如权利要求2所述的音频输入测试电路，其特征在于，所述音频处理电路的音频解码器通过录音输入通道端口以及所述第一音频解码器的放音输出通道端口与所述数模转换模块连接，通过放音输出通道端口以及所述第一音频解码器的录音输出通道端口与所述模数转换模块连接；所述辅助测试电路的分析模块通过时钟信号端口与所述第一音频解码器的时钟信号端口对应连接，还通过数据输入端口与所述第一音频解码器的模数转换模块连接，通过数据输出端口与所述第一音频解码器的数模转换模块连接，所述辅助测试电路的控制模块通过时钟信号端 口与所述第一音频解码器的时钟信号端口对应连接，还通过数据信号端口与所述第一音频解码器的数据信号端口对应连接。
4.如权利要求3所述的音频输入测试电路，其特征在于，所述音频处理电路的音频解码器通过第一录音输入通道端口 INL以及第一放音输出通道端口 HP_OUT_L与所述数模转换模块连接，所述音频处理电路的音频解码器通过第二录音输入通道端口 INR以及第二放音输出通道端口 HP_OUT_R与所述数模转换模块连接，所述音频处理电路的音频解码器通过第一放音输出通道端口 HPL以及第一录音输入通道端口 LINE_IN_L与所述模数转换模块连接，所述音频处理电路的音频解码器通过第二放音输出通道端口 HPR以及第二录音输入通道端口 LINE_IN_R与所述模数转换模块连接；所述分析模块通过I2S时钟信号端口 I2S_CLK与系统时钟信号端口 MCLK连接，通过I2S串行时钟信号端口 I2S_SCLK与位时钟信号端口 BCLK连接，通过I2S左右声道区别时钟信号端口 I2S_LRCK与左右声道区别时钟信号端口 LRCK连接，通过I2S数据信号输入端口 I2S_SDI以及模数转换数据端口 ADCDAT与所述模数转换模块连接，通过I2S数据信号输出端口 I2S_SD0以及数模转换数据端口 DACDAT与所述数模转换模块连接；所述控制模块通过串行时钟信号端口 SCL与串行时钟信号端口SCLK连接，通过数据信号端口 SDA与所述辅助测试电路的数据信号端口 SDA连接。
5.如权利要求3所述的音频输入测试电路，其特征在于，所述辅助测试电路的控制模块用于产生一组包括左右声道音频的数据，并通过I2S数据信号输出端口 I2S_SD0输出至所述第一音频解码器。
6.如权利要求5所述的音频输入测试电路，其特征在于，所述音频数据的左右声道音频分别为IK和2K。
【文档编号】H04R29/00GK103747410SQ201410015637
【公开日】2014年4月23日 申请日期:2014年1月14日 优先权日:2014年1月14日
【发明者】李靖, 涂爱珍 申请人:福州瑞芯微电子有限公司