基于ldpc编码的混合扩频通信系统及其方法
【专利摘要】本发明公开了一种基于LDPC编码的混合扩频通信系统及其方法，主要解决现有同步捕获方法漏捕获和误捕获概率高，锁相环收敛慢，译码性能偏低的问题。该系统包括发送部分和接收部分，发送部分对原始信息进行预处理，预处理数据经基带调制滤波后进行跳频处理并发送；接收部分通过同步捕获获取接收信号中的同步点位置和频偏值，根据同步点位置截取有用数据进行解跳频，基带解调滤波，根据频偏值对滤波数据进行频偏补偿，对频偏补偿后数据进行解扩频、纠频偏，对纠频偏数据进行译码并输出译码结果。本发明具有抗突发差错能力强，实时同步捕获速度快，捕获正确率高，锁相环收敛快，译码性能好的优点，可用于实现极低功率谱密度情况下的可靠通信。
【专利说明】基于LDPC编码的混合扩频通信系统及其方法
【技术领域】
[0001]本发明属于通信【技术领域】，更进一步涉及无线通信中的直接序列扩频和跳频混合扩频通信方法，可用于无线通信系统的无线信号的编码、调制、发送和接收、解调、译码，实现超宽频带的快速跳频及极低功率谱密度情况下的可靠通信。
【背景技术】
[0002]扩展频谱通信技术，简称扩频通信，是一种宽带通信方式，将要发送的数据利用伪随机PN序列扩展到很宽的频带上再进行传输，在接收端则利用与发射端相同的伪随机序列进行相关处理，从而恢复出原始数据。扩频包括直接序列扩频DS、跳频ra、跳时TH和线性调频。
[0003]直接序列扩频，是通过将信号与伪随机序列相乘，可以将信号带宽展宽，从而可以降低信号的平均功率，使信号淹没在噪声中，难以被检测到，提高系统的保密性能，在接收端经过相关处理，滤除带外噪声，使落入信号频带内的噪声信号功率大大降低，从而提高输出信噪比，达到抗干扰的目的。但是直接序列扩频比较惧怕频率与其中心频率相同的窄带瞄准式干扰，而且直接序列扩频的接收机具有明显的远近效应。
[0004]跳频扩频，是通过将信号的载波频率不断跳变来躲避干扰，因此没有远近效应，且能够抵抗窄带瞄准式干扰，但是跳频系统的发射信号的功率大于噪声功率，容易被截获。
[0005]将任意两种扩频技术结合就可以组成混合扩频。由于直接序列扩频和跳频扩频两者具有互补性，结合两种扩频技术的Ds/ra混合扩频系统可以突破单一扩频系统的瓶颈，获得更高的扩频增益，提高抗干扰性能，使系统能够在很低的信噪比下工作，很容易达到系统性能指标，所以将直接序列扩频和跳频扩频结合组成Ds/ra混合扩频是常用的一种混合扩频通信方法。但在实际工作环境中，由于存在各种负面因素，如发送时间不确定，信道传输延迟和干扰等，会严重影响信号的接收，从而影响通信质量，所以混合扩频通信中需要很严格的同步技术和较快的锁相环收敛速度以及较高的信道编译码性能，而现有技术普遍存在以下不足:
[0006]1.同步捕获方法漏捕获、错误捕获概率闻；
[0007]2.锁相环实现复杂，跟踪混合扩频信号收敛较慢；
[0008]3.混合扩频通信信道短码易受信道环境的影响，译码性能偏低。
【发明内容】
[0009]本方法的目的在于针对上述现有技术的不足，提供一种基于LDPC编码的混合扩频通信系统及其方法，以进行实时同步捕获，快速跟踪，提高译码性能，实现在极低功率谱密度下的可靠通信。
[0010]本发明的技术方案是这样实现的:
[0011]一、为实现上述目的，本发明的混合扩频通信系统包括发送部分和接收部分，发送部分，主要由数据处理模块、基带调制模块、低通滤波器、跳频模块依次电连接构成；[0012]接收部分，包括同步下变频模块、低通滤波基带解调模块、同步捕获模块、获取数据模块、解跳频模块、低通滤波基带解调模块、频偏校正解扩模块、锁相环模块和译码模块；
[0013]其特征在于:
[0014]所述接收部分中的同步捕获模块，采用基于先进先出结构，它包括:
[0015]同步序列获取模块，用于获取接收信号中的同步序列，并记录获取到的同步序列长度W，并将同步序列传输给相关器组；
[0016]相关器组，用于将接收的同步序列和发送部分的同步序列都均匀分为P段，然后对各段的接收同步序列和发送同步序列作相关运算，得到P组运算结果传输给加和累加器，P为整数，且P>1 ；
[0017]加和累加器组，用于对相关运算结果求和，求和结果通过FFT变换器进行FFT变换后传输给最大信号选择器；
[0018]最大信号选择器,在FFT变换结果中选择最大幅度值,并记录出现最大幅度值的位置Λ f，将最大幅度值以及出现最大幅度值的位置传输给判决器；
[0019]判决器，用于将最大幅度值与设定的判决门限X进行比较，判定同步捕获是否成功并将判决结果反馈给同步序列获取模块。
[0020]所述接收部分锁相环模块，采用改进的复数锁相环，它包括:
[0021]复数乘法器，用于将解调信号与本地频偏震荡模块产生的参考信号相乘，得到纠频偏信号，该纠频偏信号分别传输给第一乘法器和LDPC译码模块；
[0022]第一乘法器，用于将纠频偏信号的实部和虚部相乘，并除以解扩频信号模值的平方，得到相偏估计值输出给环路滤波器；
[0023]环路滤波器，对相偏估计值进行平滑滤波后，输出相偏估计值给第二乘法器；
[0024]第二乘法器，对平滑滤波后的相偏估计值乘以增益因子K进行相偏估计值扩大后，输出给频偏修正模块；
[0025]频偏修正模块，利用扩大的相偏估计值进行频偏值修正，并将修正后频偏值传输给本地频偏震荡模块；
[0026]本地频偏震荡模块，根据修正后的频偏值产生参考信号，反馈给复数乘法器。
[0027]二、为实现上述目的，本发明的混合扩频通信方法，包括:
[0028](I)发送步骤:
[0029]Ia)存储并发送原始信息；
[0030]Ib)根据原始信息采用基于循环置换矩阵的方法构造LDPC编码矩阵；根据编码矩阵对原始信息进行编码，并在编码后的数据头部加上30bit随机数据；
[0031]Ic)生成长度为L的第一伪随机序列作为扩频码，L为整数且L>1 ;根据生成的扩频码对步骤(Ib)输出的LDPC编码进行直接序列扩频，生成码片序列；
[0032]Id)生成第二伪随机序列作为同步序列并连续发送2?4次，将发送的同步序列与步骤(Ic)生成的码片序列进行组帧，且将同步序列置于码片序列之前；
[0033]Ie)将步骤(Id)组帧后的数据采用平方根升余弦滤波器进行基带调制，并滤除基带调制数据中的无关信号和干扰；
[0034]If)从滤波后的数据中截取同步数据和有用数据，将截取出的同步数据频率进行上变频至生成的载波频率；
[0035]Ig)生成用于控制跳频的第三伪随机序列，用生成的第三伪随机序列控制频率合成器，生成用于T点跳频的载波频率，并将截取出的有用数据频率进行T点跳频至生成的载波频率，T为整数且T>1 ；
[0036]Ih)将变频后的同步数据置于与跳频后的有用数据之前进行组帧发送；
[0037](2)接收步骤:
[0038]2a)从接收信号中截取出同步序列，将该同步序列的频率进行下变频，对变频后数据进行滤波，并对滤波后的数据进行基带解调生成符号序列；
[0039]2b)获取符号序列中的同步点位置W和数据频偏值Δ f ；
[0040]2c)根据步骤(2b)获取的同步点位置W截取出接收信号中的有用数据，对有用数据进行T点解跳频，解跳频结果为零中频数据，并将零中频数据进行低通滤波后进行基带解调生成符号序列，T为整数且T>1 ；
[0041]2d)根据步骤(2b)获取的数据频偏值Af对步骤(2c)生成的符号序列进行频偏补偿，根据扩频码对频偏补偿后的数据进行解扩频，得到解扩频后数据:x(k) = s(k)eJ$(k)；
[0042]2e)对解扩频后的数据采用锁相环进行数据频偏纠正，将频偏纠正后数据去除前30bit冗余数据，对剩余数据采用对数域BP译码算法进行LDPC译码，输出译码结果。
[0043]本方法与现有技术相比，具有以下优点:
[0044]第一，本发明系统采用LDPC编码即低密度奇偶校验码，具有抗突发差错能力强，不需要深度交织的优点，从而避免了引入交织器带来的时延问题；本发明采用基于循环置换矩阵的构造方法构造编码矩阵，方法灵活简单；本发明采用对数域BP译码，译码复杂度低，便于硬件实现，提高了通信系统的性能。
[0045]第二，本发明系统采用的同步序列是长度较短的伪随机序列，且连续发送2?4次用于组帧，有利于提高捕获同步点的成功率，降低误捕获率，同时加快了同步捕获模块中FFT变换器处理数据速度。
[0046]第三，本发明系统采用基于先进先出结构的同步捕获模块，它资源占用少，可以实时捕获同步点，克服了同步捕获中现有技术的错捕获概率高和漏捕获概率高的问题，使得通信系统具有正确同步捕获概率高的优点，提高了通信系统的性能。。
[0047]第四，本发明系统采用改进复数锁相环，简化了内部结构，大大缩短了锁相环收敛时间，加快了收敛速度，提高了通信系统的性能。
【专利附图】
【附图说明】
[0048]图1为本发明通信系统的发送部分和接收部分方框图；
[0049]图2为图1中发送部分的数据处理模块方框图；
[0050]图3为图1中发送部分的跳频模块方框图；
[0051]图4为图1中接收部分的同步处理模块方框图；
[0052]图5为图1中接收部分的数据预处理模块方框图；
[0053]图6为图4中的同步捕获子模块结构图；
[0054]图7为图1中接收部分的锁相环模块结构图；
[0055]图8为本发明通信方法的流程图；[0056]图9为本发明通信系统误帧率仿真图。
【具体实施方式】
[0057]下面结合附图对本发明系统做进一步的描述。
[0058]一.本发明的通信系统
[0059]参照图1，本发明通信系统包括发送部分和接收部分，发送部分包括数据处理模块、基带调制模块、低通滤波模块和跳频模块；其中:
[0060]数据处理模块，用于对原始信息进行编码、扩频，并将扩频后数据与同步序列进行组帧，输出组帧数据；
[0061]基带调制模块，用于对组帧数据进行基带调制，得到结果输出给低通滤波模块进行滤除无关信号和干扰，并将滤波数据输出给跳频模块；
[0062]跳频模块，用于对滤波数据进行载波调制，并将载波调制数据组帧进行发送；
[0063]接收部分包括同步处理模块、数据预处理模块、频偏校正解扩模块、锁相环模块和译码模块；其中:
[0064]同步处理模块，用于对接收信号进行处理，获取出接收信号中的同步点位置W和数据频偏值Λ f ;
[0065]数据预处理模块，用于根据获取到的同步点位置W截取出接收信号中的有用数据进行预处理，生成符号序列；
`[0066]频偏校正解扩模块，根据获取的频偏值△ f对符号序列进行频偏补偿，并对频偏补偿后的数据进行解扩频，将解扩频后的数据输出给锁相环模块；
[0067]锁相环模块，采用锁相环对解扩频后的数据进行数据频偏纠正，并将频偏纠正后的数据输出给LDPC译码模块；
[0068]LDPC译码模块，用于对频偏纠正后的数据进行LDPC译码，并输出译码结果。
[0069]参照图2，所述发送部分中的数据处理模块，包括原始信息子模块、LDPC编码子模块、直接序列扩频子模块、同步信号子模块和组帧子模块，其中:
[0070]原始信息子模块，用于存储原始数据，并将原始数据输出给LDPC编码子模块；
[0071]LDPC编码子模块，用于对原始数据进行LDPC编码；
[0072]直接序列扩频子模块，用于对编码后数据进行直接序列扩频，生成码片序列输出给组帧子模块；
[0073]同步信号子模块，生成伪随机序列作为同步序列并输出给组帧子模块；
[0074]组帧子模块，将同步信号子模块输出的同步序列置于码片序列之前进行组帧。
[0075]参照图3，所述发送部分中的跳频模块，包括分帧子模块、同步上变频子模块、数据跳频子模块和发送组帧子模块，其中:
[0076]分帧子模块，用于将滤波数据中的同步数据和有用数据进行分帧，并将分帧后的同步数据输出给同步上变频子模块，将分帧后的有用数据输出给数据跳频子模块；
[0077]同步上变频子模块，用于将分帧后的同步数据的频率上变频至载波频率，并将上变频后的同步数据输出给发送组帧子模块；
[0078]数据跳频子模块，采用生成的跳频伪随机序列对分帧后的有用数据进行T点跳频，将跳频后的有用数据输出给发送组帧子模块，T为整数且T>1 ；[0079]发送组帧子模块，将上变频的同步数据置于跳频有用数据之前进行组帧发送。
[0080]参照图4，所述接收部分中的同步处理模块，包括同步下变频子模块、低通滤波基带解调子模块和同步捕获子模块，其中:
[0081]同步下变频子模块，从接收信号中截取出同步序列，对同步序列的频率进行下变频，将下变频后的数据输出给低通滤波基带解调子模块；
[0082]低通滤波基带解调子模块，从下变频后的数据中滤除干扰和噪声后进行基带解调生成符号序列，并将符号序列输出给同步捕获子模块；
[0083]同步捕获模块，从符号序列中获取同步点位置W和数据频偏值Λ f，并将同步点位置W输出给获取数据子模块，将数据频偏值Λ f输出给频偏校正解扩模块。
[0084]参照图5，所述接收部分中的数据预处理模块，包括获取数据子模块、解跳频子模块和低通滤波基带解调子模块，其中:
[0085]获取数据子模块，根据获取的同步点位置W截取出接收信号中的有用数据，并将有用数据输出给解跳频子模块；
[0086]解跳频子模块，对有用数据进行T点解跳频，解跳频结果为零中频数据，并将零中频数据输出给低通滤波基带解调子模块；
[0087]低通滤波基带解调子模块，对输入的零中频数据进行低通滤波，对滤波后的数据进行基带解调生成符号序列，并将符号序列输出给频偏校正解扩模块。
[0088]参照图6，所述同步处理模块中的同步捕获子模块，包括同步序列获取模块、相关器组、加和累加器组、FFT变换器、最大信号选择器、门限比较器、FIFO元器件、与门器件和FIFO检测器，其中:
[0089]同步序列获取模块，用于获取接收信号中的同步序列，并记录获取到的同步序列长度W，将同步序列传输给相关器组；
[0090]相关器组，将接收的同步序列和发送部分的同步序列都均匀分为P段，然后对各段的接收同步序列和发送同步序列作相关运算，得到P组运算结果传输给加和累加器，P为整数，且P>1 ；
[0091]加和累加器组，用于对相关运算结果求和，将求和结果通过FFT变换器进行FFT变换后输出给最大信号选择器；
[0092]最大信号选择器，在FFT变换结果中选择幅度最大值，并记录出现最大幅度值的位置Af，将最大幅度值以及出现最大幅度值的位置传输给门限比较器；
[0093]门限比较器，对最大信号选择器输出的最大幅度值与程设定的门限值X进行比较；
[0094]FIFO元器件，用于存储门限比较器的结果，存储数据长度为一个同步序列的长度，FIFO元器件之间串连连接，个数为N个，每个FIFO元器件的输出端同时连接与门器件的输入端，第一个FIFO元器件的输入端与门限比较器的输出端相连，其中N等于接收信号中同步序列的个数减I ;
[0095]与门器件，用于对每个FIFO元器件的输出值进行逻辑与运算，与门器件的输出端与FIFO检测器的输入端相连；
[0096]FIFO检测器的功能是，根据门限比较器的比较结果及FIFO记录器的记录数据，判定同步捕获是否成功，并将判定结果反馈至同步序列获取模块。[0097]参照图7，所述接收部分中的锁相环模块，包括复数乘法器、第一乘法器、第二乘法器、环路滤波器、频偏修正模块和本地频偏震荡模块，其中:
[0098]复数乘法器，用于将解扩频信号与本地频偏震荡模块产生的参考信号相乘，得到纠频偏信号，将纠频偏信号分别传输给第一乘法器和LDPC译码模块；
[0099]第一乘法器，用于将纠频偏信号的实部和虚部相乘，并除以解扩频信号模值的平方，得到相偏估计值输出给环路滤波器；
[0100]环路滤波器，对相偏估计值进行平滑滤波后，输出相偏估计值给第二乘法器；
[0101]第二乘法器，对平滑滤波后的相偏估计值乘以增益因子K得到扩大的相偏估计值，输出扩大的相偏估计值给频偏修正模块；
[0102]频偏修正子模块，利用扩大的相偏估计值进行频偏值修正，并将修正后频偏值传输给本地频偏震荡子模块；
[0103]本地频偏震荡子模块，根据修正后的频偏值产生参考信号，反馈给复数乘法器。
[0104]二.混合扩频通信的方法
[0105]参照图8，本发明利用上述系统进行混合扩频通信的方法，包括如下步骤:
[0106]步骤1，发送部分的原始信息模块存储并发送原始信息。
[0107]步骤2，对原始信息进行LDPC编码。
[0108](2a)根据原始信息采用基于循环置换矩阵的方法构造LDPC编码矩阵；
[0109](2b)将原始信息与所述编码矩阵相乘得到LDPC编码，并在LDPC编码头部加上30bit随机数据。
[0110]步骤3，对LDPC编码进行直接序列扩频得到码片序列。
[0111](3a)生成长度为L的第一伪随机序列作为扩频码，L为整数且L>1 ；
[0112](3b)根据生成的扩频码对LDPC编码进行直接序列扩频得到码片序列。
[0113]步骤4，生成第二伪随机序列作为同步序列并连续发送2?4次，将发送的同步序列与步骤(3)得到的码片序列进行组帧，且将同步序列置于码片序列之前。
[0114]步骤5，将步骤(4)组帧后的数据采用平方根升余弦滤波器进行基带调制，得到基带调制数据，并采用低通滤波方法滤除基带调制数据中的无关信号和干扰。
[0115]步骤6，从滤波后的数据中截取同步数据和有用数据，将截取出的同步数据频率乘以上变频函数上变频至生成的载波频率。
[0116]步骤7，对有用数据进行跳频。
[0117](7a)生成用于控制跳频的第三伪随机序列，用生成的第三伪随机序列控制T个载波频率，并生成相应的上变频函数，T为整数且T>1 ；
[0118](7b)将截取出的有用数据频率依次乘以上变频函数，上变频至T个载波频率。
[0119]步骤8，将变频后的同步数据置于与跳频后的有用数据之前进行组帧发送。
[0120]步骤9，从接收信号中截取出同步序列，将该同步序列的频率乘以下变频函数进行下变频，对变频后数据进行滤波，并对滤波后的数据进行基带解调生成符号序列。
[0121]步骤10，获取符号序列中的同步点位置W和数据频偏值Af0
[0122](IOa)获取符号序列中的同步序列，并记录同步序列长度W，传输给相关器组；
[0123](IOb)相关器组将接收的同步序列和步骤(4)发送的同步序列都均匀分为P段，并对各段的接收同步序列和发送同步序列作相关运算，将P组运算结果传输给加和累加器作相加运算，得到加和数据，P为整数且P>1 ；
[0124](10c)对加和数据作Q点FFT变换，在FFT变换结果中选择幅度最大值，并记录出现最大幅度值的位置即为数据频偏值，将最大幅度值传输给门限比较器，其中Q为整数且Q≥P ;
[0125]( IOd)将接收信号的平均功率作为门限值X，门限比较器对最大幅度值与门限值X进行比较，若最大幅度值大于或等于门限值，门限比较器输出I作为比较结果；否则，门限比较器输出O作为比较结果，FIFO记录器对门限比较器的比较结果进行存储，并按照先进先出原则，将比较结果输出； [0126](IOe)仅当门限比较器输出的比较结果为I时，FIFO检测器对FIFO记录器的输出进行检测，判断同步捕获是否成功:若FIFO记录器的输出数据为1，则FIFO检测器输出粗同步位置W，同步捕获判定为成功，输出同步点位置W和数据频偏值△ f，进入同步跟踪状态；若FIFO记录器的输出数据为0，则将同步序列获取模块中符号序列的下一个数据作为同步序列的起点，返回步骤(IOa)。
[0127]步骤11，对接收信号中的有用数据进行解跳频得到零中频数据。
[0128](Ila)采用与发送部分相同的第三伪随机序列控制T个载波频率，并生成相应的下变频函数，T为整数且T>1 ；
[0129](Ilb)根据步骤(10)获取的同步点位置W截取出接收信号中的有用数据，并将截取出的有用数据频率依次乘以下变频函数得到零中频数据。
[0130]步骤12，将零中频数据进行低通滤波，滤除零中频数据中的干扰和噪声，对滤波后的数据进行基带解调生成符号序列。
[0131]步骤13，对符号序列进行频偏补偿并解扩频得到解扩频后数据。
[0132](13a)根据步骤(10)获取的数据频偏值Af生成频偏补偿函数；
[0133](13b)对步骤(12)生成的符号序列乘以频偏补偿函数进行频偏补偿；
[0134](13c)根据发送部分的扩频码对频偏补偿后的数据进行解扩频，得到解扩频后数据:x(k) = s(k)ew(k)，其中s(k)为理想无频偏数据，eJ$(k)为频偏函数，Φ (k)为频偏函数的相位。
[0135]步骤14，对解扩频后的数据采用锁相环进行数据频偏纠正。
[0136]( 14a)根据解扩频后的数据x (k)与本地频偏震荡器产生的参考信号e —，得到
锁相环的输出结果士幻为参考信号的相位；
[0137](14b)根据所述y(k)与| x (k) |，得到x (k)的相位差估值:
[0138]二 ^sin2M⑷—如0)4⑷—#(幻=^^) ’ 其中，yi，yr 分别为 y(k)的虚部和实部；
[0139](14c)将所述相位差估值Λ Cj5lQO通过传递函数为G(z) =的环路滤波器，
得到平滑滤波后的相位差估值:Δ φ 2 (k) = Δ Φ x (k) + α Δ φ χ (k_l) + β Δ φ 2 (k_l)，其中α，β为环路滤波器系数且α≥0，β < 2 ；[0140](14d)根据参考信号的相位七幻与滤波后的相位差估值，得到修正的相位估计值= +，根据修正的相位估计值#认+ 1)，由本地频偏震荡器
产生新的参考信号:—Jkk+1)其中K为增益因子且/C
[0141]步骤15，将频偏纠正后数据去除前30bit冗余数据，对剩余数据采用对数域BP译码算法进行LDPC译码，输出最终译码结果。
[0142]本发明的效果通过以下仿真进一步说明:
[0143]1.仿真参数
[0144]本发明系统参数为:直接序列扩频采用的扩频码长度为290，同步序列长度为10000，跳频点数为14，基带带宽为18MHz，跳频频点相邻间隔为36MHz，直接序列扩频增益为24.6dB，等效跳频扩频增益为11.5dB，系统总的扩频增益为36.ldB。
[0145]2.仿真内容
[0146]在上述仿真参数下，对本发明系统在不同信噪比情况下进行发送和接收仿真通信，其系统误帧率如图9所示，图9中横轴坐标为信噪比，纵轴坐标为误帧率。由图9可知，系统在信噪比为_36dB时的误帧率小于10_3，因此，本发明系统实现了在极低功率谱密度下的可靠通信。
【权利要求】
1.一种基于LDPC编码的混合扩频通信系统，包括发送部分和接收部分， 发送部分，主要由数据处理模块、基带调制模块、低通滤波器、跳频模块依次电连接构成； 接收部分，包括同步下变频模块、低通滤波基带解调模块、同步捕获模块、获取数据模块、解跳频模块、低通滤波基带解调模块、频偏校正解扩模块、锁相环模块和译码模块； 其特征在于: 所述接收部分中的同步捕获模块，采用基于先进先出结构，它包括: 同步序列获取模块，用于获取接收信号中的同步序列，并记录获取到的同步序列长度W，并将同步序列传输给相关器组； 相关器组，用于将接收的同步序列和发送部分的同步序列都均匀分为P段，然后对各段的接收同步序列和发送同步序列作相关运算，得到P组运算结果传输给加和累加器，P为整数，且P>1 ； 加和累加器组，用于对相关运算结果求和，求和结果通过FFT变换器进行FFT变换后传输给最大信号选择器； 最大信号选择器，在FFT变换结果中选择最大幅度值，并记录出现最大幅度值的位置A f，将最大幅度值以及出现最大幅度值的位置传输给判决器； 判决器，用于将最大幅度值与设定的判决门限X进行比较，判定同步捕获是否成功并将判决结果反馈给同步序列获取模块。 所述接收部分锁相环模块，采用改进的复数锁相环，它包括: 复数乘法器，用于将解扩频信号与本地频偏震荡模块产生的参考信号相乘，得到纠频偏信号，该纠频偏信号分别传输给第一乘法器和LDPC译码模块； 第一乘法器，用于将纠频偏信号的实部和虚部相乘，并除以解扩频信号模值的平方，得到相偏估计值输出给环路滤波器； 环路滤波器，对相偏估计值进行平滑滤波后，输出相偏估计值给第二乘法器； 第二乘法器，对平滑滤波后的相偏估计值乘以增益因子K进行相偏估计值扩大后，输出给频偏修正模块； 频偏修正模块，利用扩大的相偏估计值进行频偏值修正，并将修正后频偏值传输给本地频偏震荡模块； 本地频偏震荡模块，根据修正后的频偏值产生参考信号，反馈给复数乘法器。
2.根据权利要求1所述的基于LDPC编码的混合扩频通信系统，其特征在于判决子模±夹，主要由门限比较器、FIFO记录器、FIFO检测器依次连接构成； 门限比较器，用于对最大信号选择器输出的最大幅度值与设定的门限值X进行比较，X的取值为接收信号的平均功率，通过多次实验测得； FIFO记录器，用于记录门限比较器的比较结果，它包含N个FIFO元器件和一个与门器件；这些FIFO元器件之间串连连接，用于存储门限比较器的结果，存储数据长度为一个同步序列的长度，每个FIFO元器件的输出端同时连接与门器件的输入端，用于对每个FIFO元器件的输出值进行逻辑与运算；第一个FIFO元器件的输入端与门限比较器的输出端相连；与门器件的输出端与FIFO检测器的输入端相连，其中N等于接收信号中同步序列的个数减I ;FIFO检测器，根据FIFO记录器的记录数据，判定同步捕获是否成功，并将判定结果反馈至同步序列获取模块。
3.根据权利要求1所述的基于LDPC编码的混合扩频通信系统，其特征在于数据处理模块，主要由原始信息子模块、LDPC编码子模块、直接序列扩子模块、同步信号子模块、组帧子模块构成；原始信息子模块，将原始数据，传输给LDPC编码子模块进行LDPC编码，编码后数据输入直接序列扩频子模块进行直接序列扩频，生成码片序列；组帧子模块将同步信号子模块输出的同步序列与码片序列进行组帧，且同步序列置于码片序列之前。
4.根据权利要求1所述的基于LDPC编码的混合扩频通信系统，其特征在于跳频模块，包括分帧子模块、同步上变频子模块、数据跳频子模块、发送组帧子模块；分帧子模块将同步序列和有用数据进行分帧；分帧后的同步序列传输给同步上变频子模块进行上变频至载波频率；分帧后的有用数据传输给数据跳频子模块，采用预先设定的跳频伪随机序列进行T点跳频，T>1 ;发送组帧子模块将同步序列上变频后的数据和跳频之后的数据进行组帧发送，且将同步序列上变频后的数据置于跳频数据之前。
5.一种基于LDPC编码的混合扩频通信方法，包括: (1)发送步骤: Ia)存储并发送原始信息； Ib)根据原始信息采用基于循环置换矩阵的方法构造LDPC编码矩阵；根据编码矩阵对原始信息进行编码，并在编码后的数据头部加上30bit随机数据； Ic)生成长度为L的第一伪随机序列作为扩频码，L为整数且L>1 ;根据生成的扩频码对步骤(Ib)输出的LDPC编码进行直接序列扩频，`生成码片序列； Id)生成第二伪随机序列作为同步序列并连续发送2~4次，将发送的同步序列与步骤(Ic)生成的码片序列进行组帧，且将同步序列置于码片序列之前； Ie)将步骤(Id)组帧后的数据采用平方根升余弦滤波器进行基带调制，并滤除基带调制数据中的无关信号和干扰； If)从滤波后的数据中截取同步数据和有用数据，将截取出的同步数据频率进行上变频至生成的载波频率； Ig)生成用于控制跳频的第三伪随机序列，用生成的第三伪随机序列控制频率合成器，生成用于T点跳频的载波频率，并将截取出的有用数据频率进行T点跳频至生成的载波频率，T为整数且T>1 ； Ih)将变频后的同步数据置于与跳频后的有用数据之前进行组帧发送； (2)接收步骤: 2a)从接收信号中截取出同步序列，将该同步序列的频率进行下变频，对变频后数据进行滤波，并对滤波后的数据进行基带解调生成符号序列； 2b)获取符号序列中的同步点位置W和数据频偏值Λ f ； 2c)根据步骤(2b)获取的同步点位置W截取出接收信号中的有用数据，对有用数据进行T点解跳频，解跳频结果为零中频数据，并将零中频数据进行低通滤波后进行基带解调生成符号序列，T为整数且T>1 ； 2d)根据步骤(2b)获取的数据频偏值Af对步骤(2c)生成的符号序列进行频偏补偿，根据扩频码对频偏补偿后的数据进行解扩频，得到解扩频后数据:x(k) = s(k)eJ$(k)；2e)对解扩频后的数据采用锁相环进行数据频偏纠正，将频偏纠正后数据去除前30bit冗余数据，对剩余数据采用对数域BP译码算法进行LDPC译码，输出最终译码结果。
6.根据权利要求5所述的基于LDPC编码的混合扩频通信方法，其特征在于，步骤(2b)所述的获取符号序列中的同步点位置W和数据频偏值Af，按如下步骤进行: (2bl)获取符号序列中的同步序列，并记录同步序列长度W，传输给相关器组； (2b2)相关器组将接收的同步序列和发送步骤(Id)发送的同步序列都均匀分为P段，并对各段的接收同步序列和发送同步序列作相关运算，将P组运算结果传输给加和累加器作相加运算，得到加和数据，P为整数且P>1 ； (2b3)对加和数据作Q点FFT变换，在FFT变换结果中选择幅度最大值，并记录出现最大幅度值的位置Af，Af即为数据频偏值，将最大幅度值传输给门限比较器，其中Q为整数且Q≥P ; (2b4)将接收信号的平均功率作为门限值X，门限比较器对最大幅度值与门限值X进行比较，若最大幅度值大于或等于门限值，门限比较器输出I作为比较结果；否则，门限比较器输出O作为比较结果，FIFO记录器对门限比较器的比较结果进行存储，并按照先进先出原则，将比较结果输出； (2b5)仅当门限比较器输出的比较结果为I时，FIFO检测器对FIFO记录器的输出进行检测，判断同步捕获是否成功:若FIFO记录器的输出数据为1，则FIFO检测器输出粗同步位置W，同步捕获判定为成功，执行步骤(2b6);若FIFO记录器的输出数据为0，则将同步序列获取模块中符号序列的下一个数据作为同步序列的起点，返回步骤(2bl); (2b6)通信系统结束同步捕获状态，输出同步点位置W和数据频偏值Λ f，进入同步跟踪状态。
7.根据权利要求5所述的基于LDPC编码的混合扩频通信方法，其特征在于，步骤(2e)所述的对解扩频后的数据采用锁相环进行数据频偏纠正，按如下步骤进行: (2el)根据解扩频后的数据
【文档编号】H04B1/7073GK103701490SQ201410019019
【公开日】2014年4月2日 申请日期:2014年1月15日 优先权日:2014年1月15日
【发明者】王勇超, 王江涛, 李昆, 王立群, 张忠, 方娟, 陈冉 申请人:西安电子科技大学