一种lte系统速率匹配的并行实现方法和装置制造方法
【专利摘要】本发明公开了一种LTE系统速率匹配并行实现方法和装置，该方法包括：将Turbo编码后的数据比特流和校验比特1流与校验比特2流按行合并存放，根据Turbo编码后数据长度D，确定列置换样式；逐行完成列置换；对于校验比特1流与校验比特2流合并处理后的特殊列进行特殊处理；从指定位置开始按列读取数据，得到速率匹配后的比特流。应用本发明实施例以后能够加快速率匹配的速度。
【专利说明】—种LTE系统速率匹配的并行实现方法和装置
【技术领域】
[0001]本发明涉及无线通信【技术领域】，更具体的，涉及LTE系统中速率匹配的实现。
【背景技术】
[0002]长期演进(LTE / LTE-Advanced)是4G无线通信系统的典型代表，为无线通信系统提供了更高的传输速率。对于LTE / LET-Advanced的基带处理实现而言，如何加快比特级的数据处理速度，尤其是物理传输信道的速率匹配是整个基带处理的瓶颈之一。
[0003]现有速率匹配分为子块交织、比特收集和比特选取三个部分。附图1为3GPP协议规定的速率匹配示意图。如图1所示，编码后的数据比特流、校验I比特流和校验2比特流首先分别进行比特填充和交织，然后经比特收取将数据存储在环形存储器，最后经比特选取计算得到输出数据起始位置和数据大小，并将环形存储器中的相应数据去掉填充比特输出得到速率匹配的结果。
[0004]可见，在子块交织过程中需要添加填充比特，在比特选取过程中需要去掉比特填充比特，上述串行实现方法速度较慢而且硬件开销较大。
【发明内容】
[0005](一 )要解决的技术问题
[0006]针对LTE系统中速率匹配串行实现方法具有速度慢、硬件开销较大的问题，本发明提出一种LTE系统中速率匹配的并行实现方法和装置。
[0007]( 二 )技术方案
[0008]为解决上述技术问题，本发明一方面提出一种LTE系统速率匹配的并行实现方法，该方法包括:
[0009]步骤S1、将数据比特流、校验比特I流和校验比特2流按行方式合并并读入一个
2RX64矩阵，其中R为自然数，且R=「D/32~| ,D为数据比特流的长度，其中将数据比特流
存入前32列，校验比特I流和校验比特2流按行交替存入后32列，所述数据比特流为Turbo编码后的数据比特流或卷积编码后的数据比特流；
[0010]步骤S2、根据所述数据比特流的长度确定合并矩阵每行的列置换样式；
[0011]步骤S3、按照合并矩阵每行的列置换样式，逐行进行列置换；
[0012]步骤S4、在所述列置换后的合并矩阵中找校验2比特流的第I比特所在的特定列，并对该列进行行置换；
[0013]步骤S5、从指定位置开始按列读取数据，得到速率匹配结果；
[0014]根据本发明的一种实施方式，合并矩阵具有如下特点:子矩阵[RX32]存储数据比特流；子矩阵[2RX64]存储校验比特流，校验I比特流和校验2比特流交替存储；矩阵其余元素填充O比特。
[0015]根据本发明的一种实施方式，在所述步骤S2中，根据所述数据长度D确定8种合并矩阵的列置换样式，这8种列置换样式分别对应合并矩阵中校验比特I流所在行和校验比特2流所在行各4种列置换样式，其中数据长度D = K+4，K表示编码块长度，4表示编码后尾比特个数。
[0016]根据本发明的一种实施方式，每种列置换样式共计64列，其中前32列表示数据比特流的列置换样式，后32列表示校验比特I流或校验比特2流的列置换样式。
[0017]根据本发明的一种实施方式，在步骤S3中，从N=O开始并按步长为I递增至R-1，N为自然数，根据列置换样式对合并矩阵逐行完成列置换操作，并且每次处理两行。
[0018]根据本发明的一种实施方式，在步骤S4中，在所述列置换后的合并矩阵中找校验2比特流的第I比特所在的特定列，并对该列进行两两交换的行置换。
[0019]根据本发明的一种实施方式，在步骤S5中，计算输出数据的起始列位置1?，并从该列开始按列读出数据，其中合并矩阵的前32列只读前R行。
[0020]本发明另一方面提出一种LTE系统速率匹配装置，包括:
[0021]比特流合并装置:该装置将数据比特流、校验比特I流和校验比特2流按行方式合
并并读入一个2RX64矩阵，其中R为自然数，且R=f D/32?|，D为数据比特流的长度，其中
将数据比特流存入前32列，校验比特I流和校验比特2流按行交替存入后32列，所述数据比特流为Turbo编码后的数据比特流或卷积编码后的数据比特流。
[0022]列置换样式确定装置:该装置根据所述数据比特流的长度确定合并矩阵每行的列置换样式。
[0023]合并矩阵列置换装置:该装置按照合并矩阵每行的列置换样式，逐行进行列置换。
[0024]行置换装置:该装置在所述列置换后的合并矩阵中找校验2比特流的第I比特所在的特定列，并对该列进行行置换。
[0025]比特流输出装置:该装置从指定位置开始按列读取数据，得到速率匹配结果。
[0026]根据本发明的一种实施方式，所述比特流合并装置中的合并矩阵具有如下特点:子矩阵[RX32]存储数据比特流；子矩阵[2RX64]存储校验比特流，校验I比特流和校验2比特流交替存储；矩阵其余元素填充O比特。
[0027]根据本发明的一种实施方式，所述列置换样式确定装置根据所述数据长度D确定8种合并矩阵的列置换样式，这8种列置换样式分别对应合并矩阵中校验比特I流所在行和校验比特2流所在行各4种列置换样式，其中数据长度D=K+4，K表示编码块长度，4表示编码后尾比特个数。
[0028]根据本发明的一种实施方式，所述列置换样式确定装置的每种列置换样式共计64列，其中前32列表示数据比特流的列置换样式，后32列表示校验比特I流或校验比特2流的列置换样式。
[0029]根据本发明的一种实施方式，在所述合并矩阵列置换装置中，从N=O开始并按步长为I递增至R_1，N为自然数，根据列置换样式对合并矩阵逐行完成列置换操作，并且每次处理两行。
[0030]根据本发明的一种 实施方式，所述行置换装置在所述列置换后的合并矩阵中找校验2比特流的第I比特所在的特定列，并对该列进行两两交换的行置换。
[0031]根据本发明的一种实施方式，所述比特流输出装置计算输出数据的起始列位置h，并从该列开始按列读出数据，其中合并矩阵的前32列只读前R行。
[0032](三)有益效果[0033]采用本发明的方法将比特收集和比特选取放在子块交织过程中完成，完成子块交织即完成了比特收集和比特选取操作，且在子块交织过程中无需添加填充比特，提高了速率匹配的速度。同时，减少了比特填充和填充比特去除所需的硬件开销，因此降低了实现时的硬件规模。
【专利附图】
【附图说明】
[0034]附图1为3GPP协议规定的速率匹配示意图；
[0035]附图2本发明LTE系统速率匹配流程图；
[0036]附图3为本发明LTE系统速率匹配装置的结构图；
[0037]附图4为本发明LTE系统速率匹配的特殊列处理过程的示意图；
[0038]附图5为子块列置换且校验2特殊处理后的图样O ;
[0039]附图6为子块列置换且校验2特殊处理后的图样I ;
[0040]附图7为子块列置换且校验2特殊处理后的图样2 ；
附图8为子块列置换且校验2特殊处理后的图样3。
【具体实施方式】
[0041]本发明提出的速率匹配方法包括以下步骤:
[0042]步骤S1、将数据比特流、校验比特I流和校验比特2流按行方式合并并读入一个2RX64矩阵,其中R为自然数,且R=|"D/32"|，D为数据比特流的长度,其中将数据比特流
存入前32列，校验比特I流和校验比特2流按行交替存入后32列，
[0043]所述数据比特流为Turbo编码后的数据比特流或卷积编码后的数据比特流。
[0044]步骤S2、根据所述数据比特流的长度确定合并矩阵每行的列置换样式。
[0045]步骤S3、按照合并矩阵每行的列置换样式，逐行进行列置换，并且每次处理两行。
[0046]步骤S4、在所述列置换后的合并矩阵中找校验2比特流的第I比特所在的特定列，并对该列进行行置换。
[0047]步骤S5、从指定位置开始按列读取数据，得到速率匹配结果。
[0048]本发明提出的一种LTE系统速率匹配装置，如图3所示，该装置包括:
[0049]比特流合并装置:该装置将数据比特流、校验比特I流和校验比特2流按行方式合
并并读入一个2RX64矩阵，其中R为自然数，且R=「D/32"|，D为数据比特流的长度，其中
将数据比特流存入前32列，校验比特I流和校验比特2流按行交替存入后32列，所述数据比特流为Turbo编码后的数据比特流或卷积编码后的数据比特流。
[0050]列置换样式确定装置:该装置根据所述数据比特流的长度确定合并矩阵每行的列置换样式。
[0051]合并矩阵列置换装置:该装置按照合并矩阵每行的列置换样式，逐行进行列置换。
[0052]行置换装置:该装置在所述列置换后的合并矩阵中找校验2比特流的第I比特所在的特定列，并对该列进行行置换。
[0053]比特流输出装置:该装置从指定位置开始按列读取数据，得到速率匹配结果。
[0054]可见，在本发明中，无需进行填充比特的处理，同时并行处理处理一行数据比特流和一行校验比特流，处理方式简单，循环结构清晰，加快了速率匹配的速度。
[0055]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
[0056]附图2为本发明LTE系统速率匹配方法流程图。如图2所示，本发明具体包括以下步骤:
[0057]步骤S1、将数据比特流、校验比特I流和校验比特2流按行方式合并读入一个2RX 64矩阵，其中R为自然数，且
【权利要求】
1.一种LTE系统速率匹配的并行实现方法，该方法包括:步骤S1、将数据比特流、校验比特I流和校验比特2流按行方式合并并读入一个2RX64矩阵,其中R为自然数,且R=「D/32"|，D为数据比特流的长度,其中将数据比特流存入前32列，校验比特I流和校验比特2流按行交替存入后32列，所述数据比特流为Turbo编码后的数据比特流或卷积编码后的数据比特流； 步骤S2、根据所述数据比特流的长度确定合并矩阵每行的列置换样式； 步骤S3、按照合并矩阵每行的列置换样式，逐行进行列置换； 步骤S4、在所述列置换后的合并矩阵中找校验2比特流的第I比特所在的特定列，并对该列进行行置换； 步骤S5、从指定位置开始按列读取数据，得到速率匹配结果。
2.根据权利要求1所述的LTE系统速率匹配方法，其特征在于，合并矩阵具有如下特点:子矩阵[RX 32]存储数据比特流；子矩阵[2RX64]存储校验比特流，校验I比特流和校验2比特流交替存储；矩阵其余元素填充O比特。
3.根据权利要求1所述的LTE系统速率匹配方法，其特征在于，在所述步骤S2中，根据所述数据长度D确定8种合并矩阵的列置换样式，这8种列置换样式分别对应合并矩阵中校验比特I流所在行和校验比特2流所在行各4种列置换样式，其中数据长度D = K+4，K表示编码块长度，4表示编码后尾比特个数。
4.根据权利要求3所述的LTE系统速率匹配方法，其特征在于，每种列置换样式共计64列，其中前32列表示数据比特流的列置换样式，后32列表示校验比特I流或校验比特2流的列置换样式。
5.根据权利要求1所述的LTE系统速率匹配方法，其特征在于，在步骤S3中，从N=O开始并按步长为I递增至R_1，N为自然数，根据列置换样式对合并矩阵逐行完成列置换操作，并且每次处理两行。
6.根据权利要求1所述的LTE系统速率匹配方法，其特征在于，在步骤S4中，在所述列置换后的合并矩阵中找校验2比特流的第I比特所在的特定列，并对该列进行两两交换的行置换。
7.根据权利要求1所述的LTE系统速率匹配方法，其特征在于，在步骤S5中，计算输出数据的起始列位置h，并从该列开始按列读出数据，其中合并矩阵的前32列只读前R行。
8.一种LTE系统速率匹配装置，包括: 比特流合并装置:该装置将数据比特流、校验比特I流和校验比特2流按行方式合并并读入一个2RX64矩阵，其中R为自然数,且R=|~D/32~| ,D为数据比特流的长度,其中将数据比特流存入前32列，校验比特I流和校验比特2流按行交替存入后32列，所述数据比特流为Turbo编码后的数据比特流或卷积编码后的数据比特流； 列置换样式确定装置:该装置根据所述数据比特流的长度确定合并矩阵每行的列置换样式； 合并矩阵列置换装置:该装置按照合并矩阵每行的列置换样式，逐行进行列置换； 行置换装置:该装置在所述列置换后的合并矩阵中找校验2比特流的第I比特所在的特定列，并对该列进行行置换；比特流输出装置:该装置从指定位置开始按列读取数据，得到速率匹配结果。
9.根据权利要求8所述的LTE系统速率匹配装置，其特征在于，所述比特流合并装置中的合并矩阵具有如下特点:子矩阵[RX32]存储数据比特流；子矩阵[2RX64]存储校验比特流，校验I比特流和校验2比特流交替存储；矩阵其余元素填充O比特。
10.根据权利要求8所述的LTE系统速率匹配装置，其特征在于，所述列置换样式确定装置根据所述数据长度D确定8种合并矩阵的列置换样式，这8种列置换样式分别对应合并矩阵中校验比特I流所在行和校验比特2流所在行各4种列置换样式，其中数据长度D=K+4, K表示编码块长度，4表示编码后尾比特个数。
11.根据权利要求10所述的LTE系统速率匹配装置，其特征在于，所述列置换样式确定装置的每种列置换样式共计64列，其中前32列表示数据比特流的列置换样式，后32列表示校验比特I流或校验比特2流的列置换样式。
12.根据权利要求8所述的LTE系统速率匹配装置，其特征在于，在所述合并矩阵列置换装置中，从N=O开始并按步长为I递增至R-1，N为自然数，根据列置换样式对合并矩阵逐行完成列置换操作，并且每次处理两行。
13.根据权利要求8所述的LTE系统速率匹配装置，其特征在于，所述行置换装置在所述列置换后的合并矩阵中找校验2比特流的第I比特所在的特定列，并对该列进行两两交换的行置换。
14.根据权利要求8所述的LTE系统速率匹配装置，其特征在于，所述比特流输出装置计算输出数据的起始列位置h，并从该列开始按列读出数据，其中合并矩阵的前32列只读前R行。
【文档编号】H04L1/00GK103929271SQ201410123580
【公开日】2014年7月16日 申请日期:2014年3月28日 优先权日:2014年3月28日
【发明者】王晓琴, 张森, 赵旭莹, 吴军宁, 郭晓龙, 林啸, 郭璟, 王伟康 申请人:中国科学院自动化研究所