一种数据处理系统及处理方法
【专利摘要】本发明公开了一种数据处理系统及处理方法，用以节约RRU的资源，并减少功耗。本发明提供的一种数据处理系统，数/模转换模块包括DAC和ADC；上变频/下变频模块根据定时模块发送的时分选择控制信号，在上行时隙内，将ADC发送的上行数据进行抽取滤波处理后发送给BBU；在下行时隙内，将BBU发送的下行数据进行内插滤波处理后发送给速率匹配模块；经过上变频/下变频模块处理后的上行数据的速率与ADC的接口速率相同；速率匹配模块将上变频/下变频模块发送的下行数据进行内插滤波处理后发送给DAC，经过速率匹配模块处理后的下行数据的速率与DAC的接口速率相同。
【专利说明】一种数据处理系统及处理方法
【技术领域】
[0001]本发明涉及通信【技术领域】，尤其涉及一种信号处理系统及处理方法。
【背景技术】
[0002]室内基带处理单兀(Building Baseband Unit, BBU)和射频拉远单兀(RadioRemote Unit, RRU)分别承担基站的基带处理部分和射频处理部分的功能，BBU与RRU之间米用光纤传输，传输过程如下:
[0003]对于下行方向:光纤从BBU直接连到RRU，BBU和RRU之间传输的是基带数字信号，这样基站可以控制某个用户的信号从指定的RRU通道发射出去，这样可以大大降低对本小区其他通道上用户的干扰。
[0004]对于上行方向:用户手机信号被距离最近的通道收到，然后从这个通道经过光纤传到基站，这样也可以大大降低不同通道上用户之间的干扰。
[0005]BBU和RRU接口的基带速率较低，例如时分同步码分多址(Time-Division-Synchronous Code-Division Multiple Access, TD-SCDMA)系统米用的是1.28MSPS/载波带宽；TD制式的长期演进(TD Long Term Evolution, TD-LTE)系统按载波带宽不同，速率也不同，目前支持4种速率:7.68MSPS/5M载波带宽、15.36MSPS/10M载波带宽、15.36MSPS/15M载波带宽(和IOM同一采样率)、30.72MSPS/20M载波带宽。目前设计中，DAC、ADC接口速率一般为245.76MSPS，因此中间必然需要数字上变频器(DigitalUp Converter, DUC)和数字下变频器(Digital Down Converter, DDC)处理，DDC 和 DUC 的功能一般通过可编逻辑器件实现，例如通过现场可编程门阵列(Field Programmable GateArray, FPGA)。
[0006]在时分双工(Time-Division Duplex, TDD)系统中，DUC和DDC是分别通过级联多个有限长单位冲激响应(Finite Impulse Response, FIR)滤波器来实现其各自的功能的，在上行方向和下行方向是并行独立且分时工作的，目前采用互斥开关的方式来实现。但是，由于DDC和DUC是完全独立的，因此在现有技术的具体实现过程中，工作时是并行存在的，从而会占用RRU中数字信号处理芯片(Digital Signal Processing，DSP)和嵌入式块BRAM双倍的资源，同时会产生双倍的功耗，既浪费了资源又加重了成本。
【发明内容】
[0007]本发明实施例提供了一种数据处理系统及处理方法，用以节约射频拉远单元RRU的资源，并减少功耗。
[0008]本发明实施例提供的一种数据处理系统，包括:定时模块、上变频/下变频模块、速率匹配模块和数/模转换模块，其中，所述数/模转换模块包括数模转换器DAC和模数转换器ADC ；
[0009]所述上变频/下变频模块，用于:根据接收到的定时模块发送的时分选择控制信号，在上行时隙内，接收ADC发送的上行数据，将所述上行数据进行抽取滤波处理后发送给室内基带处理单元BBU ;在下行时隙内，接收BBU发送的下行数据，将所述下行数据进行内插滤波处理后发送给所述速率匹配模块；其中，经过上变频/下变频模块处理后的上行数据的速率与ADC的接口速率相同；
[0010]所述速率匹配模块，用于:接收上变频/下变频模块发送的下行数据，将所述下行数据进行内插滤波处理后发送给DAC，其中，经过速率匹配模块处理后的下行数据的速率与DAC的接口速率相同。
[0011]本发明提供的数据处理系统，根据接收到的定时模块发送的时分选择控制信号，将上变频/下变频模块的资源在上行时隙内和下行时隙内实现复用，能够有效的节约RRU的资源，并且大大减少功耗。
[0012]较佳的，所述上变频/下变频模块包括多个时分选择器和多个级联的有限长单位冲激响应FIR滤波器，其中，
[0013]与BBU连接的FIR滤波器为单相FIR滤波器，其余FIR滤波器为多相FIR滤波器；每一级所述多相FIR滤波器对进入该多相FIR滤波器的上行数据进行抽取滤波处理，对进入该多相FIR滤波器的下行数据进行内插滤波处理；所述单相FIR滤波器对进入该单相FIR滤波器的数据进行成型滤波处理；其中，在上行时隙内，多个级联的多相FIR滤波器对上行数据完成抽取滤波处理后，将该上行数据发送给所述单相FIR滤波器进行成型滤波处理；在下行时隙内，所述单相FIR滤波器对下行数据完成成型滤波处理后，将该下行数据发送给多相FIR滤波器进行内插滤波处理；
[0014]所述单相FIR滤波器在上行方向和下行方向上分别连接一个时分选择器；
[0015]所述多相FIR滤波器的每一相滤波单元在上行方向和下行方向上分别连接一个时分选择器；
[0016]每一所述时分选择器用于:根据所述时分选择控制信号，在上行时隙内，选择上行数据进入该时分选择器所连接的FIR滤波器；在下行时隙内，选择下行数据进入该时分选择器所连接的FIR滤波器。
[0017]由于FIR滤波器并不能识别通过自身的数据是上行数据还是下行数据，也就不能对通过自身的数据进行选择。而设置的时分选择器能够在时分选择控制信号的控制下，在上行时隙内选择上行数据通过FIR滤波器，在下行时隙内选择下行数据通过FIR滤波器，从而能够保证FIR滤波器分别准确的对上行数据和下行数据进行处理。
[0018]较佳的，所述定时模块根据接收到的BBU发送的时隙配置信息和无线帧头指示信息，生成时分选择控制信号。
[0019]较佳的，所述时分选择控制信号的特殊时隙包括多个上行时段和下行时段，且上行时段和下行时段是交替的；
[0020]当所述上行数据为上行测量数据，所述下行数据为下行测量数据时，在存在多个载波的情况下，
[0021]所述上变频/下变频模块，还用于:根据接收到的定时模块发送的时分选择控制信号，在特殊时隙的上行时段，在空闲的非主载波上，接收ADC发送的上行数据，将所述上行测量数据进行抽取滤波处理后发送给室内基带处理单元BBU;在特殊时隙的下行时段，在主载波上，接收BBU发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给所述速率匹配模块；其中，经过上变频/下变频模块处理后的上行测量数据的速率与ADC的接口速率相同；
[0022]所述速率匹配模块，用于:接收上变频/下变频模块发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给DAC，其中，经过速率匹配模块处理后的下行测量数据的速率与DAC的接口速率相同。
[0023]目前的射频拉远单元RRU，一般都是需要支持多载波的，如此运营商可以根据具体的数据传输情况开通载波通道数量，以保证在数据传输量大时能够满足传输要求。因此，在存在多个载波的情况下，由于测量模块只会加载在主载波上，而实际系统中，每天线至少会有两个载波，其中的一个是主载波，这种情况下可以用另外的一个载波的资源在特殊时隙内接收上行数据，而同时主载波在该时隙内发送下行数据，因此可以实现测量模块的同时接收和发送数据。本发明中通过将特殊时隙划分为多个交替的上行时段和下行时段，可以实现对测量信号的同时发送和接收。
[0024]较佳的，若所述DAC的接口速率为所述ADC的接口速率的N倍，则所述速率匹配模块包括一级N相的FIR滤波器，其中，N大于I。
[0025]较佳的，若N为整数，则N = 5 ;若N为分数，则N的分子和分母均为小于或等于5的整数。
[0026]DAC的接口速率为ADC的接口速率的N倍，包括DAC的接口速率是ADC的接口速率的整数倍，比如2倍或3倍，或者DAC的接口速率是ADC的接口速率的3/2倍或4/3倍。
[0027]本发明实施例提供的一种数据处理方法，包括:
[0028]上变频/下变频模块接收定时模块发送的时分选择控制信号；
[0029]在上行时隙内，上变频/下变频模块接收数/模转换模块的模数转换器ADC发送的上行数据，将所述上行数据进行速率抽取处理后发送给室内基带处理单元BBU ；
[0030]在下行时隙内，上变频/下变频模块接收BBU发送的下行数据，将所述下行数据进行内插滤波处理后发送给所述速率匹配模块；其中，经过上变频/下变频模块处理后的上行数据的速率与ADC的接口速率相同；
[0031]速率匹配模块接收上变频/下变频模块发送的下行数据，将所述下行数据进行内插滤波处理后发送给DAC，其中，经过速率匹配模块处理后的下行数据的速率与DAC的接口速率相同。
[0032]本发明提供的数据处理方法，根据接收到的定时模块发送的时分选择控制信号，将上变频/下变频模块的资源在上行时隙内和下行时隙内实现复用，能够有效的节约RRU的资源，并且大大减少功耗。
[0033]较佳的，所述上变频/下变频模块包括多个时分选择器和多个级联的有限长单位冲激响应FIR滤波器，其中，
[0034]与BBU连接的FIR滤波器为单相FIR滤波器，其余FIR滤波器为多相FIR滤波器；每一级所述多相FIR滤波器对进入该多相FIR滤波器的上行数据进行抽取滤波处理，对进入该多相FIR滤波器的下行数据进行内插滤波处理；所述单相FIR滤波器对进入该单相FIR滤波器的数据进行成型滤波处理；其中，在上行时隙内，多个级联的多相FIR滤波器对上行数据完成抽取滤波处理后，将该上行数据发送给所述单相FIR滤波器进行成型滤波处理；在下行时隙内，所述单相FIR滤波器对下行数据完成成型滤波处理后，将该下行数据发送给多相FIR滤波器进行内插滤波处理；[0035]所述单相FIR滤波器在上行方向和下行方向上分别连接一个时分选择器；
[0036]所述多相FIR滤波器的每一相滤波单元在上行方向和下行方向上分别连接一个时分选择器；
[0037]在数据传输时，该方法还包括:
[0038]在上行时隙内，时分选择器选择上行数据通过该时分选择器所连接的FIR滤波器，在下行时隙内，时分选择器选择下行数据通过该时分选择器所连接的FIR滤波器。
[0039]较佳的，所述定时模块根据接收到的BBU发送的时隙配置信息和无线帧头指示信
肩、O
[0040]较佳的，所述时分选择控制信号的特殊时隙包括多个上行时段和下行时段，且上行时段和下行时段是交替的；
[0041]当所述上行数据为上行测量数据，所述下行数据为下行测量数据时，在存在多个载波的情况下，
[0042]上变频/下变频模块接收定时模块发送的时分选择控制信号；
[0043]在特殊时隙的上行时段，在空闲的非主载波上，接收ADC发送的上行数据，将所述上行测量数据进行抽取滤波处理后发送给室内基带处理单元BBU ;在特殊时隙的下行时段，在主载波上，接收BBU发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给所述速率匹配模块；其中，经过上变频/下变频模块处理后的上行测量数据的速率与ADC的接口速率相同；
[0044]速率匹配模块接收上变频/下变频模块发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给DAC，其中，经过速率匹配模块处理后的下行测量数据的速率与DAC的接口速率相同。
[0045]较佳的，若所述DAC的接口速率为所述ADC的接口速率的N倍，则所述速率匹配模块包括一级N相的FIR滤波器，其中，N大于I。
[0046]较佳的，若N为整数，则N = 5 ;若N为分数，则N的分子和分母均为小于或等于5的整数。
【专利附图】
【附图说明】
[0047]图1为DUC的独立进行内插处理的流程示意图；
[0048]图2为DDC的独立进行抽取处理的流程示意图；
[0049]图3为DUC采用多相FIR滤波器时独立进行内插处理的流程示意图；
[0050]图4为DDC采用多相FIR滤波器时独立进行抽取处理的流程示意图；
[0051]图5为本发明实施例提供的一种数据处理系统的结构示意图；
[0052]图6为本发明实施例提供的另一种数据处理系统的结构示意图；
[0053]图7为本发明实施例提供的数据处理系统中的单相FIR滤波器部分的结构示意图；
[0054]图8为本发明实施例提供的数据处理系统中的多相FIR滤波器部分的结构示意图；
[0055]图9为本发明实施例提供的一种数据处理系统中的上行数据和下行数据的传输流程示意图；[0056]图10为不涉及实现测量模块的功能时时分选择控制信号的波形示意图；
[0057]图11为涉及实现测量模块的功能时时分选择控制信号的波形示意图。
【具体实施方式】
[0058]本发明实施例提供了一种数据处理系统及处理方法，用以节约射频拉远单元RRU的资源，并减少功耗。
[0059]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0060]首先，对本发明中涉及的DDC和DUC的工作方式进行说明。
[0061]DUC的上变频处理过程是通过对下行数据的内插滤波处理完成的，DDC的下变频处理过程是通过对上行数据的抽取滤波处理完成的。DDC和DUC都是通过多个级联的FIR滤波器对数据进行多级的抽取滤波或内插滤波，来完成对数据的抽取滤波或内插滤波的。以DUC对下行数据的内插滤波为例，同时以一个三相的FIR滤波器为例，下行数据经过该三相的FIR滤波器之后，该下行数据被分割成了三路相位不同的下行数据，相当于该下行数据的速率经过该三相的FIR滤波器之后变成了原来速率的三倍，如此完成了对该下行数据的内插滤波处理。而FIR滤波器对上行数据的抽取滤波处理与对下行数据的内插滤波处理过程是可逆的。同时，在RRU中，FIR滤波器对数据进行内插滤波或抽取滤波的具体过程均采用现有技术，本发明中将不再赘述。
[0062]在目前的通信系统中，TD-SCDMA和TD-LTE都是TD制式的，只是两者的基带速率不同。TD-SCDMA的基带速率为1.28MSPS/载波，而TD-LTE系统按照载波带宽不同，速率也不同。因此，TD-LTE更具备普遍性，TD-SCDMA可以认为是与TD-LTE中某一速率对应。下面均以TD制式的LTE系统为例进行说明，但并不能将本发明限制于只应用于LTE系统。
[0063]以DAC的接口速率为ADC的接口速率的2倍为例进行说明，同时以存在多个载波的情况为例。与BBU连接的FIR滤波器为变速率FIR滤波器，该变速率FIR滤波器支持多载波传输，同时可以支持多种速率的数据传输，只要传输速率不超过变速率FIR滤波器可支持的最大速率即可，同时，该变速率FIR滤波器是一种单倍时钟处理的FIR滤波器，不会改变进入该FIR滤波器的数据的相位，也就是说是一种单相FIR滤波器，即进出该FIR滤波器的速率相同，数据在该变速率FIR滤波器中完成成型滤波；下面以变速率FIR滤波器允许通过的最大数据速率为30.72MSPS/载波为例进行说明；DAC的接口速率为491.52MSPS，ADC的接口速率为245.76MSPS ;半带滤波器是对数据进行2倍内插滤波处理或抽取滤波处理的FIR滤波器。
[0064]变速率FIR滤波器各通道允许通过的载波包括:
[0065]第一载波:速率为15.36MSPS/载波；第二载波:速率为7.68MSPS/载波；第三载波和第四载波:速率为30.72MSPS/载波。当然，本发明中，在LTE系统中，各载波具体为:
7.68MSPS/5M载波带宽、15.36MSPS/10M载波带宽、15.36MSPS/15M载波带宽(和IOM同一采样率)、30.72MSPS/20M载波带宽。以下部分涉及到上述载波时，均与本段说明相同，不再赘述。[0066]在下行数据传输时，如图1所示，DUC独立进行内插滤波处理的具体过程如下:
[0067]步骤一、下行数据经过变速率FIR滤波器，完成成型滤波；
[0068]步骤二、第一载波的下行数据经过两级半带滤波器，将速率提高到30.72MSPS/载波；第二载波的下行数据经过一级半带滤波器，将速率提高到30.72MSPS/载波；至此，原多种速率的载波的速率统一到最大速率；
[0069]步骤三、多个载波的下行数据经过几级半带滤波器，均将速率提高到491.52MSPS/载波；
[0070]步骤四、多个载波经过载波合并单元(图中未示出)，将经过载波合并后的下行数据先后发送给波峰因子衰减(Crest Factor Reduction, CFR)和数字预失真(DigitalPre-Distortion, DPD)，该步骤五中的CFR和DI3D均采用现有技术，在此不再赘述；
[0071]步骤五、将经过CFR和DH)处理的下行数据发送给DAC。
[0072]其中，在内插滤波处理流程的步骤二中，第一载波承载的下行数据经过传输方向上的第一级半带滤波器后将速率提高到15.36MSPS/载波，进一步，第一载波和第二载波一起进入第一级速率选择器，该速率选择器允许速率为15.36MSPS/载波的载波通过；再进一步，第一载波和第二载波经过第二级半带滤波器后将速率提高到30.72MSPS/载波，再进一步，四个载波一起进入第二级速率选择器，该速率选择器允许速率为30.72MSPS/载波的载波通过，至此，原多种速率的载波的速率统一到最大速率。
[0073]相对应的，图2为DDC的独立的进行抽取滤波处理的流程示意图，图2所示的抽取滤波处理过程相当于图1所示的内插滤波处理过程的逆过程，只不过，因为DAC的接口速率为ADC的接口速率的2倍，因此，在抽取滤波处理流程中，将减少2倍的抽取滤波流程。具体的抽取滤波处理过程如下:
[0074]步骤一、将上行数据由ADC传输至载波合并/分离单元(图中未示出)；
[0075]步骤二、上行数据在载波合并/分离单元完成多个载波分离；
[0076]步骤三、多个载波的上行数据经过几级半带滤波器，均将速率降低到30.72MSPS/载波；
[0077]步骤四、第一载波再经过两级半带滤波器，将传输速率降低到7.68MSPS/载波，第二载波经过一级半带滤波器，将传输速率降低到15.36MSPS/载波，第三载波和第四载波不需要再经过抽取滤波过程；
[0078]步骤五、多个载波的上行数据进入变速率FIR滤波器，完成成型滤波，并将上行数据发送给BBU。
[0079]当然，在抽取滤波处理流程的步骤四中，速率选择器的作用是选择速率较小的载波进入半带滤波器。由于速率选择器的工作原理为现有技术，故在此不再赘述。
[0080]由上述论述可知，DDC和DUC的处理流程是相互为逆过程的，只不过对数据的处理过程中经过的FIR滤波器的级数会有一级的差别。且由于在时分系统中，内插滤波和抽取滤波的过程在时间上肯定是分开进行的，因此当DDC和DUC相互独立并行存在时，需要占用双倍的资源，产生双倍的功耗。同时，如果FIR滤波器为包括多相独立的滤波单元的多相FIR滤波器，则其消耗的资源将相对更多。如图3和图4所示，分别为DDC和DUC进行抽取滤波和内插滤波处理中采用多相FIR滤波器的流程示意图，由此可见，FIR滤波器的相数越多，消耗的资源越多功耗越大。[0081]因此，为了节约资源减少功耗，本发明提供了一种数据处理系统，参见图5，该系统包括:
[0082]定时模块10、上变频/下变频模块11、速率匹配模块12和数/模转换模块13，其中，所述数/模转换模块13包括数模转换器DAC131和模数转换器ADC132 ；
[0083]所述上变频/下变频模块11，用于:根据接收到的定时模块10发送的时分选择控制信号，在上行时隙内，接收ADC132发送的上行数据，将所述上行数据进行抽取滤波处理后发送给室内基带处理单元BBU ;在下行时隙内，接收BBU发送的下行数据，将所述下行数据进行内插滤波处理后发送给所述速率匹配模块12 ;其中，经过上变频/下变频模块11处理后的上行数据的速率与ADC132的接口速率相同；
[0084]所述速率匹配模块12，用于:接收上变频/下变频模块11发送的下行数据，将所述下行数据进行内插滤波处理后发送给DAC131，其中，经过速率匹配模块12处理后的下行数据的速率与DAC131的接口速率相同。
[0085]本发明提供的数据处理系统，根据接收到的定时模块发送的时分选择控制信号，将上变频/下变频模块的资源在上行时隙内和下行时隙内实现复用，能够有效的节约RRU的资源，并且大大减少功耗。同时，速率匹配模块的设置，能够保证下行数据在进入DAC之前，其速率满足DAC接口速率的要求。
[0086]较佳的，所述上变频/下变频模块11包括多个时分选择器和多个级联的FIR滤波器，其中，
[0087]与BBU连接的FIR滤波器为单相FIR滤波器，其余FIR滤波器为多相FIR滤波器；每一级所述多相FIR滤波器对进入该多相FIR滤波器的上行数据进行抽取滤波处理，对进入该多相FIR滤波器的下行数据进行内插滤波处理；所述单相FIR滤波器对进入该单相FIR滤波器的数据进行成型滤波处理；其中，在上行时隙内，多个级联的多相FIR滤波器对上行数据完成抽取滤波处理后，将该上行数据发送给所述单相FIR滤波器进行成型滤波处理；在下行时隙内，所述单相FIR滤波器对下行数据完成成型滤波处理后，将该下行数据发送给多相FIR滤波器进行内插滤波处理；
[0088]所述单相FIR滤波器在上行方向和下行方向上分别连接一个时分选择器；
[0089]所述多相FIR滤波器的每一相滤波单元在上行方向和下行方向上分别连接一个时分选择器；
[0090]每一所述时分选择器用于:根据所述时分选择控制信号，在上行时隙内，选择上行数据进入该时分选择器所连接的FIR滤波器；在下行时隙内，选择下行数据进入该时分选择器所连接的FIR滤波器。
[0091]由于FIR滤波器并不能识别通过自身的数据是上行数据还是下行数据，也就不能对通过自身的数据进行选择。而设置的时分选择器能够在时分选择控制信号的控制下，在上行时隙内选择上行数据通过FIR滤波器，在下行时隙内选择下行数据通过FIR滤波器，从而能够保证FIR滤波器分别准确的对上行数据和下行数据进行处理。
[0092]较佳的，所述定时模块根据接收到的BBU发送的时隙配置信息和无线帧头指示信息，生成时分选择控制信号。
[0093]较佳的，所述时分选择控制信号的特殊时隙包括多个上行时段和下行时段，且上行时段和下行时段是交替的；[0094]当所述上行数据为上行测量数据，所述下行数据为下行测量数据时，在存在多个载波的情况下，
[0095]所述上变频/下变频模块，还用于:根据接收到的定时模块发送的时分选择控制信号，在特殊时隙的上行时段，在空闲的非主载波上，接收ADC发送的上行数据，将所述上行测量数据进行抽取滤波处理后发送给室内基带处理单元BBU;在特殊时隙的下行时段，在主载波上，接收BBU发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给所述速率匹配模块；其中，经过上变频/下变频模块处理后的上行测量数据的速率与ADC的接口速率相同；
[0096]所述速率匹配模块，用于:接收上变频/下变频模块发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给DAC，其中，经过速率匹配模块处理后的下行测量数据的速率与DAC的接口速率相同。
[0097]目前的射频拉远单元RRU，一般都是需要支持多载波的，如此运营商可以根据具体的数据传输情况开通载波通道数量，以保证在数据传输量大时能够满足传输要求。因此，在存在多个载波的情况下，由于测量模块只会加载在主载波上，而实际系统中，每天线至少会有两个载波，其中的一个是主载波，这种情况下可以用另外的一个载波的资源在特殊时隙内接收上行数据，而同时主载波在该时隙内发送下行数据，因此可以实现测量模块的同时接收和发送数据。本发明中通过将特殊时隙划分为多个交替的上行时段和下行时段，可以实现对测量信号的同时发送和接收。
[0098]较佳的，若所述DAC的接口速率为所述ADC的接口速率的N倍，则所述速率匹配模块包括一级N相的FIR滤波器，其中，N大于I。
[0099]较佳的，若N为整数，则N = 5 ;若N为分数，则N的分子和分母均为小于或等于5的整数。
[0100]DAC的接口速率为ADC的接口速率的N倍，包括DAC的接口速率是ADC的接口速率的整数倍，比如2倍或3倍，或者DAC的接口速率是ADC的接口速率的3/2倍或4/3倍。
[0101]较佳的，本发明实施例提供的数据处理系统，可以是RRU。
[0102]下面，结合上述数据处理系统，对本发明实施例提供的数据处理方法进行说明。
[0103]本发明实施例提供的数据处理方法，包括:
[0104]上变频/下变频模块接收定时模块发送的时分选择控制信号；
[0105]在上行时隙内，上变频/下变频模块接收数/模转换模块的模数转换器ADC发送的上行数据，将所述上行数据进行速率抽取处理后发送给室内基带处理单元BBU ；
[0106]在下行时隙内，上变频/下变频模块接收BBU发送的下行数据，将所述下行数据进行内插滤波处理后发送给所述速率匹配模块；其中，经过上变频/下变频模块处理后的上行数据的速率与ADC的接口速率相同；
[0107]速率匹配模块接收上变频/下变频模块发送的下行数据，将所述下行数据进行内插滤波处理后发送给DAC，其中，经过速率匹配模块处理后的下行数据的速率与DAC的接口速率相同。
[0108]本发明提供的数据处理方法，根据接收到的定时模块发送的时分选择控制信号，将上变频/下变频模块的资源在上行时隙内和下行时隙内实现复用，能够有效的节约RRU的资源，并且大大减少功耗。[0109]较佳的，所述上变频/下变频模块包括多个时分选择器和多个级联的有限长单位冲激响应FIR滤波器，其中，
[0110]与BBU连接的FIR滤波器为单相FIR滤波器，其余FIR滤波器为多相FIR滤波器；每一级所述多相FIR滤波器对进入该多相FIR滤波器的上行数据进行抽取滤波处理，对进入该多相FIR滤波器的下行数据进行内插滤波处理；所述单相FIR滤波器对进入该单相FIR滤波器的数据进行成型滤波处理；其中，在上行时隙内，多个级联的多相FIR滤波器对上行数据完成抽取滤波处理后，将该上行数据发送给所述单相FIR滤波器进行成型滤波处理；在下行时隙内，所述单相FIR滤波器对下行数据完成成型滤波处理后，将该下行数据发送给多相FIR滤波器进行内插滤波处理；
[0111]所述单相FIR滤波器在上行方向和下行方向上分别连接一个时分选择器；
[0112]所述多相FIR滤波器的每一相滤波单元在上行方向和下行方向上分别连接一个时分选择器；
[0113]在数据传输时，该方法还包括:
[0114]在上行时隙内，时分选择器选择上行数据通过该时分选择器所连接的FIR滤波器，在下行时隙内，时分选择器选择下行数据通过该时分选择器所连接的FIR滤波器。
[0115]较佳的，所述定时模块根据接收到的BBU发送的时隙配置信息和无线帧头指示信
肩、O
[0116]较佳的，所述时分选择控制信号的特殊时隙包括多个上行时段和下行时段，且上行时段和下行时段是交替的；
[0117]当所述上行数据为上行测量数据，所述下行数据为下行测量数据时，在存在多个载波的情况下，
[0118]上变频/下变频模块接收定时模块发送的时分选择控制信号；
[0119]在特殊时隙的上行时段，在空闲的非主载波上，接收ADC发送的上行数据，将所述上行测量数据进行抽取滤波处理后发送给室内基带处理单元BBU;在特殊时隙的下行时段，在主载波上，接收BBU发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给所述速率匹配模块；其中，经过上变频/下变频模块处理后的上行测量数据的速率与ADC的接口速率相同；
[0120]速率匹配模块接收上变频/下变频模块发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给DAC，其中，经过速率匹配模块处理后的下行测量数据的速率与DAC的接口速率相同。
[0121 ] 较佳的，若所述DAC的接口速率为所述ADC的接口速率的N倍，则所述速率匹配模块包括一级N相的FIR滤波器，其中，N大于I。
[0122]较佳的，若N为整数，则N兰5 ;若N为分数，则N的分子和分母均为小于或等于5的整数。
[0123]下面结合具体的实施例，对本发明提供的数据处理系统及处理方法进行详细说明。以下具体实施例以存在多个载波传输的情况为例。需要说明的是，目前的射频拉远单元RRU，一般都是需要支持多载波的，如此运营商可以根据具体的数据传输情况开通载波通道数量，以保证在数据传输量大时能够满足传输要求。当然，在数据传输量小时，运营商可以根据具体需要只开通一个载波通道，如此即为单载波传输的情况；或者，设备本身也可以只支持单载波传输，只不过目前这种情况比较少见。因此，本发明中以多载波传输为例进行说明，但并不限制于多载波传输的情况。
[0124]下面以TD制式的LTE系统中DAC的接口速率为491.52MSPS、ADC的接口速率为245.76MSPS为例进行说明。需要说明的是，目前的RRU中，DAC处理数据的带宽大于ADC处理数据的带宽，当DAC的采样率为245.76MSPS，由于DAC处理的下行数据为IQ数据，而IQ数据的数据形式为复数形式，因此DAC等效采样率也就是接口速率实际为491.52MSPS ;而八0〇处理的上行数据为实数形式，当ADC的采样率为245.76MSPS，其接口速率就是245.76MSPS。
[0125]参见图6，本发明实施例提供的数据处理系统，包括:
[0126]定时模块10、上变频/下变频模块11，速率匹配模块12，以及数/模转换模块13，其中，所述数/模转换模块13包括数模转换器DAC131和模数转换器ADC132 ；
[0127]所述上变频/下变频模块11，用于:根据接收到的定时模块10发送的时分选择控制信号，在上行时隙内，接收ADC132发送的上行数据，将所述上行数据进行抽取滤波处理后发送给室内基带处理单元BBU ;在下行时隙内，接收BBU发送的下行数据，将所述下行数据进行内插滤波处理后发送给所述速率匹配模块12 ;其中，经过上变频/下变频模块11处理后的上行数据的速率与ADC132的接口速率相同；[0128]所述速率匹配模块12，用于:接收上变频/下变频模块11发送的下行数据，将所述下行数据进行内插滤波处理后发送给DAC131，其中，经过速率匹配模块12处理后的下行数据的速率与DAC131的接口速率相同。
[0129]具体的，如图6所示，定时模块10根据接收到的BBU发送的时隙配置信息和无线帧头指示信息，生成时分选择控制信号；其中所述时分选择控制信号的特殊时隙包括多个上行时段和下行时段，且上行时段和下行时段是交替的。
[0130]其中，在上变频/下变频模块11中，与BBU连接的FIR滤波器为变速率FIR滤波器，其余FIR滤波器为多相FIR滤波器。
[0131]变速率FIR滤波器支持多载波传输，同时可以支持多种速率的数据传输，只要传输速率不超过变速率FIR滤波器可支持的最大速率即可，同时，该变速率FIR滤波器是一种单倍时钟处理的FIR滤波器，不会改变进入该FIR滤波器的数据的相位，也就是说是一种单相FIR滤波器，即进出该FIR滤波器的速率相同，数据在该变速率FIR滤波器中完成成型滤波；
[0132]每一级所述多相FIR滤波器对进入该多相FIR滤波器的上行数据进行抽取滤波处理，对进入该多相FIR滤波器的下行数据进行内插滤波处理；所述单相FIR滤波器对进入该单相FIR滤波器的数据进行成型滤波处理；其中，在上行时隙内，多个级联的多相FIR滤波器对上行数据完成抽取滤波处理后，将该上行数据发送给所述单相FIR滤波器进行成型滤波处理；在下行时隙内，所述单相FIR滤波器对下行数据完成成型滤波处理后，将该下行数据发送给多相FIR滤波器进行内插滤波处理；
[0133]下面以变速率FIR滤波器允许通过的最大数据速率为30.72MSPS/载波为例进行说明，变速率FIR滤波器各通道允许通过的载波包括:第一载波:速率为15.36MSPS/载波；第二载波:速率为7.68MSPS/载波；第三载波和第四载波:速率为30.72MSPS/载波。
[0134]半带滤波器是对数据进行2倍内插或抽取处理的FIR滤波器，本发明中均以2倍的FIR滤波器为半带滤波器为例进行说明，但并不将2倍的FIR滤波器限制于半带滤波器。[0135]在数/模转换模块13中，DAC和ADC的接口速率均为245.76MSPS/载波；
[0136]具体的，在上变频/下变频模块11中，变速率FIR滤波器与图1或图2中的变速率FIR滤波器相同，半带滤波器与图1或图2中的半带滤波器相同，时分选择器与图1或图2中的时分选择器相同。
[0137]由于变速率FIR滤波器为单倍时钟处理的单相FIR滤波器，因此，在该单相FIR滤波器的上行方向和下行方向上分别连接一个时分选择器，如图7所示。
[0138]在传输方向上，变速率FIR滤波器111的上行方向上和下行方向上分别连接一个时分选择器112;
[0139]而对于半带滤波器，由于其相当于两相的多相FIR滤波器，因此，在其每一相滤波单元的上行方向和下行方向上分别连接一个时分选择器。多相FIR滤波器与时分选择器的连接关系，如图8所示。
[0140]每一级多相FIR滤波器113的每一相滤波单元的上行方向和下行方向上分别连接一个时分选择器112 ；
[0141]半带滤波器为包括两相独立结构的多相FIR滤波器，因此可以采用图8所示的结构。
[0142]下面，结合上述具体实施例提供的数据处理系统，对本发明实施例提供的数据处理方法进行详细说明。
[0143]具体的，参见图9，本发明实施例提供的数据处理方法，详细流程如下:
[0144]在下行时隙内，对下行数据的内插滤波处理流程如图9所示，其中，实线代表下行数据传输。需要说明的是，图9中，变速率FIR滤波器为单相滤波器，其余FIR滤波器均为多相FIR滤波器。当然，在本实施例中，所有的多相FIR滤波器均为两相的FIR滤波器。其中，变速率FIR滤波器的上行方向和下行方向上各配置有一个时分选择器(如图7所示)，多相FIR滤波器的各滤波单元的上行方向和下行方向分别连接一个时分选择器(如图8所示)，具体的，对下行数据的内插滤波处理流程如下:
[0145]步骤一、在变速率FIR滤波器上配置的时分选择器根据接收到的定时模块发送的时分选择控制信号，选择下行数据经过变速率FIR滤波器，完成成型滤波；
[0146]步骤二、7.68MSPS/载波的载波数据经过两级半带滤波器，将速率提高到30.72MSPS/载波；15.36MSPS/载波的载波数据经过一级半带滤波器，将速率提高到
30.72MSPS/载波；至此，原多种速率的载波的速率统一到最大速率30.72MSPS/载波；
[0147]其中，在完成成型滤波之后，各载波均需要经过时分选择器的选择，再进入各半带滤波器的滤波单元。
[0148]步骤三、多个载波的下行数据经过多级半带滤波器，均将速率提高到245.76MSPS/载波，当然，在本实施例中，多个载波的下行数据经过为四级半带滤波器，均将速率提高到245.76MSPS/载波；其中，在经过各半带滤波器时，均需要经过时分选择器对该下行数据的选通，再进入各半带滤波器的滤波单元。
[0149]步骤四、多个载波经过载波合并/分离单元进行载波合并后，进入速率匹配模块，该速率匹配模块将下行数据的速率提高到491.52MSPS/载波；
[0150]具体的，该速率匹配模块包括:一级2倍的FIR滤波器。当然，若DAC的接口速率为ADC的接口速率的3倍或3/2倍，则相应的，该速率匹配模块包括一级3倍的FIR滤波器或一级3/2倍的FIR滤波器。也就是说，在该速率匹配模块的作用，是将下行数据进行内插滤波处理，以将下行数据的速率提高到DAC的接口速率。
[0151]步骤五、将速率为491.52MSPS/载波的下行数据发送给DAC。在具体实施过程中，下行数据是需要先后经过波峰因子衰减CFR和数字预失真DH)之后，再发送给DAC，该步骤五中的CFR和DH)均采用现有技术，在此不再赘述。
[0152]而在上行时隙内，对上行数据的抽取处理流程如图9所示，其中，虚线代表上行数据传输。具体的，对上行数据的抽取滤波处理流程如下:
[0153]步骤一、ADC将上行数据传输至上变频/下变频模块中的载波合并/分离单元；
[0154]步骤二、载波合并/分离单元将接收到的上行数据分离出多个载波；
[0155]步骤三、多个载波的上行数据经过多级半带滤波器(即图9中的FIR滤波器)，均将速率降低到30.72MSPS/载波，当然在本实施例中，多个载波的上行数据经过四级半带滤波器，均将速率降低到30.72MSPS/载波；在进入半带滤波器之前，与各半带滤波器的各滤波单元连接的时分选择器根据接收到的定时模块发送的时分选择控制信号选择该上行数据进入各相应的半带滤波器的滤波单元；
[0156]步骤四、多个载波中的第一载波再经过两级半带滤波器，将传输速率降低至IJ 7.68MSPS/载波，多个载波中的第二载波经过一级半带滤波器，将传输速率降低到15.36MSPS/载波，多个载波中的第三载波和第四载波不需要再经过抽取滤波过程，也就是第三载波和第四载波的数据的速率在该步骤四中不需要改变；同样的，在进入各半带滤波器之前，与各半带滤波器的各滤波单元连接的时分选择器选择该上行数据进入各相应的半带滤波器的滤波单元；当然，在该步骤中，也是需要速率选择器进行选择的，具体工作方法如前面所述，在此不再赘述。
[0157]步骤五、多个载波的上行数据进入变速率FIR滤波器，完成成型滤波后发送给BBU ;同样的，在进入变速率FIR滤波器之前，与变速率FIR滤波器连接的时分选择器选择该上行数据进入变速率FIR滤波器。
[0158]由上述论述可知，原来相互独立并行工作的DDC和DUC在结构上采用同一上变频/下变频模块，在时间上采用分时使用，因此在内插滤波或者抽取滤波过程中，所有资源均实现了复用。例如，在多载波多通道的实际系统中，比如D频段60M，有3个20M的载波，如果不做上下行复用，每个天线需要处理的载波个数为3+3 = 6，8天线就需要6*8 = 48个，而复用以后，只需要3*8 = 24个，由此可见，仅针对DDC和DUC的功能实现而言，节省了一半资源。显然，当需要处理的载波数量越多，本发明实施例提供的数据处理系统和处理方法所带来的有益效果就越明显。另外，由于速率匹配模块的设置，可以保证下行数据在进入DAC之前，下行数据的速率能够提高到DAC的接口速率。
[0159]同时，由于用于天线校准的测量模块需要在特殊时隙内同时接收和发送数据，其中下行数据一般加载在主载波上。在现有技术中，上行传输和下行传输是相互独立并行工作的，因此用于天线校准的测量模块可以利用独立的上行载波和下行载波实现同时接收和发送数据。但在本发明提供的数据处理系统中，上变频/下变频模块是根据时分选择控制信号在上行方向和下行方向上实现时分复用的，如果不考虑测量模块利用复用的资源进行同时接收和发送数据，则时分选择器中接收的时分选择控制信号如图10所示，在这种情况下，不论是只有一个载波的情况还是存在多个载波的情况，均可以通过再增加一个通道来实现测量模块对数据的接收，但是，显然，因为还需要多增加一个通道，并不能最大限度的节约资源。
[0160]因此，为了最大限度的节约资源，可以考虑实际系统中测量模块利用复用的资源进行同时接收和发送数据，因此在本发明实施例中，利用时分选择控制信号中的特殊时隙来实现测量模块的同时接收和发送数据，具体方法如下:
[0161]在存在多个载波的情况下，由于测量模块只会加载在主载波上，而实际系统中，每天线至少会有两个载波，其中的一个是主载波，这种情况下可以用另外的一个载波的资源在特殊时隙内接收上行数据，而同时主载波在特殊时隙内发送下行数据，因此可以实现测量模块的同时接收和发送数据。
[0162]如图11所示，定时模块根据时隙配置信息和无线帧头指示信息生成的时分选择控制信号的特殊时隙包括多个上行时段和下行时段，且上行时段和下行时段是交替的；
[0163]具体实施过程中，当所述上行数据为上行测量数据，所述下行数据为下行测量数据时，对测量信号的处理流程如下:
[0164]在存在多个载波的情况下，
[0165]上变频/下变频模块接收定时模块发送的时分选择控制信号；
[0166]在特殊时隙的上行时段，在空闲的非主载波上，接收ADC发送的上行数据，将所述上行测量数据进行抽取滤波处理后发送给室内基带处理单元BBU;在特殊时隙的下行时段，在主载波上，接收 BBU发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给所述速率匹配模块；其中，经过上变频/下变频模块处理后的上行测量数据的速率与ADC的接口速率相同；
[0167]速率匹配模块接收上变频/下变频模块发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给DAC，其中，经过速率匹配模块处理后的下行测量数据的速率与DAC的接口速率相同。
[0168]具体的，在特殊时隙内，每一天线只有一个主载波(如载波Cl)用于发送下行数据，同一天线的非主载波(如C1、C2……Cn)是空闲的，因此就可以选择任一非主载波用于上行数据的接收。此时，无线帧头指示信息指示在一个多通道时分复用结构里第一个通道为主载波Cl的位置，载波C2被用于上行数据的接收，也就是说用于接收上行测量信号的上行数段是根据时隙配置信息和无线帧头指示信息确定的。当然，也可以选择主载波以外的任一载波用于上行数据的接收，在此不做限定。
[0169]因此，本发明实施例提供的数据处理系统，能够实现上变频/下变频模块的资源在上行时隙内和下行时隙内时分复用，同时在不增加额外的资源的情况下可以满足测量模块同时接收和发送数据的要求。
[0170]当然，DAC的接口速率为ADC的接口速率的N倍，N大于1，包括:N为小于或等于5的整数；或者当N为分数时，N的分子和分母为小于或等于5的整数。当采用不同数值的N时，需要在速率匹配模块中选择相应N相的FIR滤波器来实现。例如，DAC的接口速率可以是ADC的接口速率的3倍或4倍，或者是3/2倍，4/3倍，相应的，速率匹配模块中的FIR滤波器的相数为3或4，或者是，3/2或4/3，都可以应用于本发明提供的数据处理系统。
[0171]当然，只要是能够保证上变频/下变频模块的资源能够复用，速率匹配模块中使用的资源越少越能够节约资源减少功耗，也就是说，对上行数据的抽取处理滤波过程和对下行数据的内插滤波处理过程所复用的资源越多，应用本发明提供的数据处理系统及处理方法将越能够节约资源减少功耗。
[0172]综上所述，本发明实施例提供的数据处理系统及处理方法，根据接收到的定时模块发送的时分选择控制信号，将上变频/下变频模块的资源在上行时隙内和下行时隙内实现复用，能够有效的节约RRU的资源，并且大大减少了功耗。同时，由于速率匹配模块的设置，可以保证下行数据在进入DAC之前，下行数据的速率能够提高到DAC的接口速率。
[0173]本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
[0174]这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
[0175]这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0176]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种数据处理系统，其特征在于，该系统包括:定时模块、上变频/下变频模块、速率匹配模块和数/模转换模块，其中，所述数/模转换模块包括数模转换器DAC和模数转换器ADC ； 所述上变频/下变频模块，用于:根据接收到的定时模块发送的时分选择控制信号，在上行时隙内，接收ADC发送的上行数据，将所述上行数据进行抽取滤波处理后发送给室内基带处理单元BBU ;在下行时隙内，接收BBU发送的下行数据，将所述下行数据进行内插滤波处理后发送给所述速率匹配模块；其中，经过上变频/下变频模块处理后的上行数据的速率与ADC的接口速率相同； 所述速率匹配模块，用于:接收上变频/下变频模块发送的下行数据，将所述下行数据进行内插滤波处理后发送给DAC，其中，经过速率匹配模块处理后的下行数据的速率与DAC的接口速率相同。
2.根据权利要求1所述的系统，其特征在于，所述上变频/下变频模块包括多个时分选择器和多个级联的有限长单位冲激响应FIR滤波器，其中， 与BBU连接的FIR滤波器为单相FIR滤波器，其余FIR滤波器为多相FIR滤波器；每一级所述多相FIR滤波器对进入该多相FIR滤波器的上行数据进行抽取滤波处理，对进入该多相FIR滤波器的下行数据进行内插滤波处理；所述单相FIR滤波器对进入该单相FIR滤波器的数据进行成型滤波处理；其中，在上行时隙内，多个级联的多相FIR滤波器对上行数据完成抽取滤波处理后，将该上行数据发送给所述单相FIR滤波器进行成型滤波处理；在下行时隙内，所述单相FIR滤波器对下行数据完成成型滤波处理后，将该下行数据发送给多相FIR滤波器进行内插滤波处理； 所述单相FIR滤波器在上行方向和下行方向上分别连接一个时分选择器； 所述多相FIR滤波器的每一相滤波单兀在上行方向和下行方向上分别连接一个时分选择器； 每一所述时分选择器用于:根据所述时分选择控制信号，在上行时隙内，选择上行数据进入该时分选择器所连接的FIR滤波器；在下行时隙内，选择下行数据进入该时分选择器所连接的FIR滤波器。
3.根据权利要求2所述的系统，其特征在于，所述定时模块根据接收到的BBU发送的时隙配置信息和无线帧头指示信息，生成时分选择控制信号。
4.根据权利要求3所述的系统，其特征在于，所述时分选择控制信号的特殊时隙包括多个上行时段和下行时段，且上行时段和下行时段是交替的； 当所述上行数据为上行测量数据，所述下行数据为下行测量数据时，在存在多个载波的情况下， 所述上变频/下变频模块，还用于:根据接收到的定时模块发送的时分选择控制信号，在特殊时隙的上行时段，在空闲的非主载波上，接收ADC发送的上行数据，将所述上行测量数据进行抽取滤波处理后发送给室内基带处理单元BBU;在特殊时隙的下行时段，在主载波上，接收BBU发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给所述速率匹配模块；其中，经过上变频/下变频模块处理后的上行测量数据的速率与ADC的接口速率相同； 所述速率匹配模块，用于:接收上变频/下变频模块发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给DAC，其中，经过速率匹配模块处理后的下行测量数据的速率与DAC的接口速率相同。
5.根据权利要求1-4任一权项所述的系统，其特征在于，若所述DAC的接口速率为所述ADC的接口速率的N倍，则所述速率匹配模块包括一级N相的FIR滤波器，其中，N大于I。
6.根据权利要求5所述的系统，其特征在于，若N为整数，则NS 5;若N为分数，则N的分子和分母均为小于或等于5的整数。
7.一种数据处理方法，其特征在于，该方法包括: 上变频/下变频模块接收定时模块发送的时分选择控制信号； 在上行时隙内，上变频/下变频模块接收数/模转换模块的模数转换器ADC发送的上行数据，将所述 上行数据进行速率抽取处理后发送给室内基带处理单元BBU ； 在下行时隙内，上变频/下变频模块接收BBU发送的下行数据，将所述下行数据进行内插滤波处理后发送给所述速率匹配模块；其中，经过上变频/下变频模块处理后的上行数据的速率与ADC的接口速率相同； 速率匹配模块接收上变频/下变频模块发送的下行数据，将所述下行数据进行内插滤波处理后发送给DAC，其中，经过速率匹配模块处理后的下行数据的速率与DAC的接口速率相同。
8.根据权利要求7所述的方法，其特征在于，所述上变频/下变频模块包括多个时分选择器和多个级联的有限长单位冲激响应FIR滤波器，其中， 与BBU连接的FIR滤波器为单相FIR滤波器，其余FIR滤波器为多相FIR滤波器；每一级所述多相FIR滤波器对进入该多相FIR滤波器的上行数据进行抽取滤波处理，对进入该多相FIR滤波器的下行数据进行内插滤波处理；所述单相FIR滤波器对进入该单相FIR滤波器的数据进行成型滤波处理；其中，在上行时隙内，多个级联的多相FIR滤波器对上行数据完成抽取滤波处理后，将该上行数据发送给所述单相FIR滤波器进行成型滤波处理；在下行时隙内，所述单相FIR滤波器对下行数据完成成型滤波处理后，将该下行数据发送给多相FIR滤波器进行内插滤波处理； 所述单相FIR滤波器在上行方向和下行方向上分别连接一个时分选择器； 所述多相FIR滤波器的每一相滤波单兀在上行方向和下行方向上分别连接一个时分选择器； 在数据传输时，该方法还包括: 在上行时隙内，时分选择器选择上行数据通过该时分选择器所连接的FIR滤波器，在下行时隙内，时分选择器选择下行数据通过该时分选择器所连接的FIR滤波器。
9.根据权利要求8所述的方法，其特征在于，该方法还包括: 定时模块根据接收到的BBU发送的时隙配置信息和无线帧头指示信息，生成时分选择控制信号。
10.根据权利要求9所述的方法，其特征在于，所述时分选择控制信号的特殊时隙包括多个上行时段和下行时段，且上行时段和下行时段是交替的； 当所述上行数据为上行测量数据，所述下行数据为下行测量数据时，在存在多个载波的情况下， 上变频/下变频模块接收定时模块发送的时分选择控制信号；在特殊时隙的上行时段，在空闲的非主载波上，接收ADC发送的上行数据，将所述上行测量数据进行抽取滤波处理后发送给室内基带处理单元BBU;在特殊时隙的下行时段，在主载波上，接收BBU发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给所述速率匹配模块；其中，经过上变频/下变频模块处理后的上行测量数据的速率与ADC的接口速率相同； 速率匹配模块接收上变频/下变频模块发送的下行测量数据，将所述下行测量数据进行内插滤波处理后发送给DAC，其中，经过速率匹配模块处理后的下行测量数据的速率与DAC的接口速率相同。
11.根据权利要求7-10任一权项所述的方法，其特征在于，若所述DAC的接口速率为所述ADC的接口速率的N倍，则所述速率匹配模块包括一级N相的FIR滤波器，其中，N大于1。
12.根据权利要求11所述的方法，其特征在于，若N为整数，则N= 5;若N为分数，则N的分子和分母均为小于或等于5的整数。
【文档编号】H04L27/00GK103929388SQ201410165912
【公开日】2014年7月16日 申请日期:2014年4月23日 优先权日:2014年4月23日
【发明者】杨明, 段滔, 孙华荣, 李谦, 耿贵杰 申请人:大唐移动通信设备有限公司