影像处理电路的制作方法
【专利摘要】一种影像处理电路，包含有至少一像素感测器以及一处理单元。该像素感测器包含有：一光感测器以及一储存电容。该光感测器用来产生一第一像素信号。该储存电容用来储存一第二像素信号。该处理单元耦接至该像素感测器，用来在该影像处理电路的一当前操作周期中，依据该第一像素信号以及该第二像素信号来产生一更新后第二像素信号，其中在该影像处理电路的一下一操作周期来到之前，该更新后第二像素信号是储存于该储存电容。
【专利说明】影像处理电路
【技术领域】
[0001]本发明涉及一种影像感测器,特别是涉及一种能够降低脉冲噪声(shot noise)的影像处理电路。
【背景技术】
[0002]在影像感测器的应用中，通常使用信噪比(signal-to-noise rat1, SNR)来代表静态影像品质，不过，在小像素设计中，由于每个像素感测器所实际接收到的光子数因为较小的像素尺寸而较少，故脉冲噪声将成为信噪比好坏的决定性因素。
[0003]因此，此领域亟需一种可以降低脉冲噪声所产生的不良效应以改善信噪比的影像处理电路。
【发明内容】
[0004]在本发明的示范性实施例中，揭示了能够降低脉冲噪声的影像处理电路，以解决上述问题。
[0005]依据本发明的实施例，提出一种影像处理电路，其包含有至少一像素感测器以及一处理单元。该像素感测器包含有:一光感测器，用来产生一第一像素信号；一储存电容，用来储存一第二像素信号；一第一传输开关，稱接于该光感测器以及该储存电容之间，用来传输该第一像素信号；一第二传输开关，耦接于该储存电容以及该读出电路之间，用来传输该第一像素信号以及该第二像素信号；以及一浮接扩散(floating diffus1n)，用来储存光电子。该处理单元是耦接至该像素感测器，用来在该影像处理电路的一当前操作周期中，依据该第一像素信号以及该第二像素信号来产生一更新后第二像素信号，其中在该影像处理电路的一下一操作周期来到之前，该更新后第二像素信号储存于该储存电容。
[0006]本发明所提出的影像处理电路可以衰减脉冲噪声，并且得到一个高度改善的信噪比。
【专利附图】
【附图说明】
[0007]图1为本发明影像处理电路的实施例的电路图。
[0008]图2为图1所示的本发明影像处理电路的控制信号的时序图。
[0009]附图符号说明
[0010]100影像处理电路
[0011]120像素感测器
[0012]122光感测器
[0013]124储存电容
[0014]126第一传输开关
[0015]128第二传输开关
[0016]129浮接扩散
[0017]140处理单元
[0018]160读出电路
[0019]162功率放大器
[0020]164重置开关
[0021]166电容
[0022]168第一开关
[0023]169第二开关
【具体实施方式】
[0024]在说明书及权利要求中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。另夕卜，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
[0025]请参考图1，图1为本发明影像处理电路100的实施例的电路图。影像处理电路100包含有(但不局限于)至少一像素感测器120、一处理单元140以及一读出电路160。举例来说，像素感测器120可以是一主动像素感测器，包含有(但不局限于)一光感测器122、一储存电容124、一第一传输开关(transfer gate) 126、一第二传输开关128以及一浮接扩散(floating diffus1n, FD) 129。光感测器122用来产生一第一像素信号S_P1。第一传输开关126耦接于光感测器122以及储存电容124，并且用来将第一像素信号S_P1传输至储存电容124。储存电容124用来储存第一像素信号3_?1以及一第二像素信号S_P2。第二传输开关128耦接于储存电容124和读出电路160之间，并且用来将第一像素信号S_P1和第二像素信号S_P2传输至读出电路160。浮接扩散129用来储存光电子，亦即被送至读出电路160之前的第一像素信号S_P1和第二像素信号S_P2。处理单元140耦接至像素感测器120,并且用来在影像处理电路100的一当前操作周期(current operating cycle)中，依据读出电路160所读取的第一像素信号S_P1以及第二像素信号S_P2来产生一更新后第二像素信号S_P2’，其中在影像处理电路100的一下一操作周期(next operating cycle)来到之前，更新后第二像素信号S_P2’储存于储存电容124中。
[0026]读出电路160耦接于像素感测器120以及处理单元140之间，包含有(但不局限于)一功率放大器162、一重置开关(reset gate) 164、一电容166、一第一开关168以及一第二开关169。功率放大器162用来输出第一像素信号S_P1以及第二像素信号S_P2至处理单元140。第一开关168用来选择性地使电容166耦接到处理单元140。请注意，储存电容124用来储存影像处理电路100的一前一操作周期的第二像素信号S_P2，即处理单元140在影像处理电路100的该前一操作周期所产生的更新后第二像素信号S_P2’，然而，此仅为范例说明，本发明并不局限于此。
[0027]本实施例中，在影像处理电路100的一当前操作周期中，读出电路160首先经由第二传输开关128来读取储存于储存电容124的第二像素信号S_P2，而功率放大器162则将第二像素信号S_P2输出至处理单元140。接着，光感测器122将一光子信号(photonicsignal)转换为第一像素信号S_P1，第一传输开关126将光感测器122所接收到的第一像素信号S_P1传送到储存电容124，而读出电路160接着便将储存于储存电容124中的第一像素信号S_P1经由第二传输开关128读出，以及功率放大器162输出第一像素信号S_P1至处理单元140。处理单元140将第一像素信号S_P1除以一预定因数M，并结合一第一像素信号商数(divided first pixel signal) S_P1’以及第二像素信号S_P2来产生更新后第二像素信号S_P2’。读出电路160则将更新后第二像素信号S_P2’写回储存电容124。接着在影像处理电路100的下一操作周期中，使用储存于储存电容124中的更新后第二像素信号S_P2’来作为一第二像素信号S_P2。
[0028]请注意，在第一像素信号S_P1或是第二像素信号S_P2于影像处理电路100的该当前操作周期中经由第一传输开关126以及第二传输开关128传输之前，重置开关164重置功率放大器162。举例来说，重置开关164可以在第二传输开关128于影像处理电路100的该当前操作周期传输第一像素信号S_P1和第二像素信号S_P2之前，重置功率放大器162 ;或是重置开关164可以在第一传输开关126以及第二传输开关128于影像处理电路100的该当前操作周期传输第一像素信号S_P1之前，重置功率放大器162。重置开关164亦会在读出电路160将更新后第二像素信号S_P2’写回储存电容124之前，重置功率放大器162。同时应注意的是，由于信号传输过程中会有信号衰减的现象，因此储存电容124所储存的更新后第二像素信号S_P2’的强度是小于处理单元140所产生的更新后第二像素信号S_P2’的强度。
[0029]然而，本发明并不局限于上述用于说明的实施例，本领域技术人员应能轻易地利用其它经过变化的设计来实现本发明。举例来说，影像处理电路100可以修改成使用包含有多个像素感测器的一像素感测器阵列，且每一像素感测器的规格都和像素感测器120相同，在此设计变化中，于影像处理电路100的同一操作周期中，该多个像素感测器所产生的多个第一像素信号S_P1可以被共同地视为一第一帧数据(frame data)Fl，而相对应的多个第二像素信号S_P2可以被共同地视为一第二帧数据F2，以及相对应的多个更新后第二像素信号S_P2’的可以被共同地视为一更新后帧数据F2’。除此之外，处理单元140将第一中贞数据Fl除以混合比例(mixed rat1)M,并结合一第一巾贞数据商数(divided first framedata) F1’以及第二帧数据F2来产生更新后第二帧数据F2’，这样一来，更新后第二帧数据F2’便可以表示为F2’= F2*G+F1/M。还原比例(restore rat1)G是用来说明信号传输时的信号衰减，其值小于I。更新后第二帧数据F2’稍后在影像处理电路100的下一操作周期时被用来当作第二帧数据F2。上述操作会周而复始地重复。本领域技术人员应能轻易地了解到，在已知还原比例G小于I的情况下，随着程序的进行，第二帧数据F2逐渐收敛至一定值，换句话说，影像处理电路100可以使用此程序来衰减脉冲噪声，并且得到一高度改善的信噪比。
[0030]请参考图2，图2为图1所示的本发明影像处理电路100的控制信号的时序图。在影像处理电路100的一个操作周期里面，一重置控制信号S_RST和一延迟重置控制信号S_RSTD都在时间tl被设为I (高值)以针对功率放大器162执行一重置操作。重置控制信号S_RST的值维持一时段Trst，而延迟重置控制信号S_RSTD则维持一较长的时段Trstd。在该重置操作之后，一第二传输开关控制信号S_TX2被设为I并且维持一时段Trd以执行第二像素信号S_P2的读出操作。接着，重置控制信号S_RST和延迟重置控制信号S_RSTD在时间t3再度被设为I以针对功率放大器162执行该重置操作。重置控制信号S_RST和延迟重置控制信号S_RSTD同样分别维持时段Trst和时段Trstd。在该重置操作之后，第二传输开关控制信号S_TX2和一第一传输开关控制信号S_TX1都会在时间t4被设为I并且维持时段Trd，以执行第一像素信号S_P1的读出操作。在第一像素信号S_P1的读出操作之后，接着重置控制信号S_RST和延迟重置控制信号S_RSTD在时间t5再度被设为I以针对功率放大器162执行该重置操作。重置控制信号S_RST的值同样维持时段Trst，而延迟重置控制信号S_RSTD则维持一时段Trstd’。第二传输开关控制信号S_TX也会在时间t5时被设为I以执行更新后第二像素信号S_P2’的一还原操作。第二传输开关控制信号S_TX2会维持一时段Twt，其中时段Trstd’较时段Twt来得长。请注意，第一开关168是受到一反相延迟设定控制信号S_NRSTD所控制，其是延迟重置控制信号S_RSTD的反相信号。本领域技术人员在阅读过上述说明后，应能轻易地了解关于延迟重置控制信号S_RSTD的操作，故在此为简洁起见便不多作赘述。
[0031]以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
【权利要求】
1.一种影像处理电路，包含有: 至少一像素感测器，包含有: 一光感测器，用来产生一第一像素信号； 一储存电容，用来储存一第二像素信号； 一第一传输开关，稱接于该光感测器以及该储存电容之间，用来传输该第一像素信号; 一第二传输开关，耦接于该储存电容以及该读出电路之间，用来传输该第一像素信号以及该第二像素信号；以及 一浮接扩散，用来储存光电子；以及 一处理单元，耦接至该像素感测器，用来在该影像处理电路的一当前操作周期中，依据该第一像素信号以及该第二像素信号来产生一更新后第二像素信号，其中在该影像处理电路的一下一操作周期来到之前，该更新后第二像素信号是储存于该储存电容。
2.如权利要求1所述的影像处理电路，其中该处理单元将该第一像素信号除以一预定因数，并结合一第一像素信号商数以及该第二像素信号来产生该更新后第二像素信号。
3.如权利要求1所述的影像处理电路，其中该储存电容所储存的该更新后第二像素信号的一强度小于该处理单元所产生的该更新后第二像素信号的一强度。
4.如权利要求1所述的影像处理电路，还包含有: 一读出电路，耦接于该像素感测器以及该处理单元之间，包含有: 一功率放大器，用来输出该第一像素信号以及该第二像素信号至该处理单元；以及 一重置开关，用来重置该功率放大器。
5.如权利要求4所述的影像处理电路，其中该像素感测器以及该读出电路构成一主动像素感测器。
6.如权利要求4所述的影像处理电路，其中该读出电路还用来将该更新后第二像素信号写回该储存电容。
7.如权利要求6所述的影像处理电路，其中在该读出电路将该更新后第二像素信号写回该储存电容之前，该重置开关重置该功率放大器。
8.如权利要求4所述的影像处理电路，其中在该第二传输开关于该影像处理电路的该当前操作周期中传输该第一像素信号以及该第二像素信号之前，该重置开关重置该功率放大器。
9.如权利要求4所述的影像处理电路，其中在该第一传输开关以及该第二传输开关于该影像处理电路的该当前操作周期中传输该第一像素信号之前，该重置开关重置该功率放大器。
【文档编号】H04N5/213GK104469189SQ201410286243
【公开日】2015年3月25日 申请日期:2014年6月24日 优先权日:2013年9月12日
【发明者】印秉宏 申请人:恒景科技股份有限公司