专利名称：：具有多格式影像编解码功能的数据处理电路及处理方法
技术领域：
：本发明是有关于一种数据处理电路，且特别是有关于一种具有多格式影像编解码功能的数据处理电路，可支持多种视频标准并能同时处理多种视频标准的数据的编码及解码。
背景技术：
：由于科技的进步，视频编解码技术为以多媒体为主轴应用的消费性电子、信息、网络通讯等信息通讯科技产业技术中，不可或缺的关键性技术。从视频编解码技术的国际标准来看，以国际电信联盟电信标准部门(ITU-T)视频编码规范例如H.261、H.262、H.263和H.264，以及国际标准化组织(ISO)及国际电工委员会(IEC)采用的视频编码标准例如MPEG-1、MPEG-2、MPEG-4和MPEG-21为主，其适用的各种应用包括视频会议和影像电话、视频储存(VCD/DVD/HD-DVD)、个人随身播放(PortableMediaPlayer)、家庭影音中心(HomeMediaCenter)、广播视频(有线电视、地面广播、卫星电视和DSL)、视频监控以及视频串流等。而建构影像编解码器有二种方法一是采用特殊应用集成电路(下文简称ASIC)，二是采用可程序化的单指令多数据流(SingleInstructionMultipleData,下文简称SIMD)处理单元，在SIMD处理单元中用一个控制器来控制多个处理单元，也就是同时对一组数据中的每一个分别执行相同的操作来实现空间上的并行性，例如Intel的薩X或SSE，以及AMD的3DNow!技术。采用传统ASIC建构影像编解码器，这种影像编解码器将具低耗电量的优点，但其需要长时间的硬件设计及开发研究，而每一种ASIC只能用于一种格式的影像编解码器，且目前视频编解码器标准仍有太多的变数，以至于不能冒风险开发ASIC电路。另一方面，如采用SIMD处理单元建构影像编解码器，此种影像编解码器能简便地实现多种软件定义应用和订制功能(运用高级语言)，还能在相承的各代硬件平台上重复使用，但是此种影像编解码器本身具有较高的电量消耗，且需要投入较高程度的软件设计研发。因此有必要提供一种新的具有多格式影像编解码功能的数据处理电路，其同时具有可变性、高性能、低复杂度及低电能消耗的优点，以解决上述问题。
发明内容鉴于上述需求，本发明的目的在于提供一种具有多格式影像编解码功能的数据处理电路，可支持多种视频标准并能同时处理多种视频标准的数据的编码及解码，且同时具有可变性、高性能、低复杂度及低电能消耗的优点，亦即兼ASIC及SIMD处理单元建构影像编解码器的优点。本发明提出一种具有多格式影像编解码功能的数据处理电路，其包括一读取单元，用以从一内存读取多个运算指令及多个原始数据；多个执行单元，每个执行单元用以执行一种影像格式编解码指令，以分别将上述多个原始数据运算成对应的结果数据；以及一指令解码单元，用以分析上述多个运算指令并产生相对应的多个影像格式编解码指令，并根据上述多个执行单元的性能将上述影像格式编解码指令送入上述多个对应的执行单元中。本发明还提出一种具有多格式影像编解码功能的数据处理方法，其包括下列步骤从一内存撷取多个运算指令及对应的多个原始数据；分析上述多个运算指令使每一运算指令产生相对应的一影像格式编解码指令；以及根据多个执行单元的性能，将上述影像格式编解码指令分别送入对应的多个执行单元中，以将上述多个原始数据运算成对应的结果数据。本发明揭露一种具有多格式影像编解码功能的数据处理电路，可支持多种视频标准并能同时处理多种视频标准的数据的编码及解码，其具有下列优点1.本发明的数据处理电路能同时处理具不同编码格式的影像的信号，即同时处理具至少二种不同的影像编码格式的分割画面，例如能同时处理至少MPEG2、MPEG4、H.264、VOl、脂或者未来的影像编码格式中其中二种的分割画面，将大幅增进影像数据的处理效能；2.在硬件升级或扩充时，本发明的数据处理电路的软件及固件将不需修改，即数据处理电路会根据硬件的性能决定最佳的影像数据处理效能；3.由于本发明的数据处理电路能并行于同一时间处理多个指令，使得数据进出内存次数降低，因此，将减少影像信号处理的时间与数据处理电路的电能消耗；4.由于本发明的数据处理电路具有可扩充性，当未来新的编码格式出现时，只需针对新旧两种编码格式进行比对，针对新的编码格式的特征，修改原来支持旧编码格式的数据处理电路中相对应的单元，这将会大幅降低新处理电路开发的复杂度，大幅縮短新处理电路的开发时程。为了使审査员能更进一步了解本发明特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明，并非用来对本发明加以限制，其中图1为本发明第一实施例中具有多格式影像编解码功能的数据处理电路的结构示意图。图2A为本发明第一实施例的具有多格式影像编解码功能的数据处理电路的一改良结构示意图。图2B为本发明第一实施例的具有多格式影像编解码功能的数据处理电路的另一改良结构示意图。图2C为本发明第一实施例的具有多格式影像编解码功能的数据处理电路的另一改良结构示意图。.图3为本发明第一实施例中具有多格式影像编解码功能的数据处理方法的流程图。具体实施例方式为使本发明的叙述更加详尽与完备，请参照下列描述并配合相关附图。图1为本发明第一实施例中具有多格式影像编解码功能的数据处理电路的结构示意图，如图所示，具有多格式影像编解码功能的数据处理电路100的指令周期具有5个阶段指令的撷取与执行(InstructionFetchandExecute,下文简称I/DF)阶段110、指令解码(InstructionDecode,下文简称ID)阶段120、指令执行(Execution,下文简称EX)阶段130、内存存取(Memoryaccess,下文简称MEM)阶段140以及回写(WriteBack,下文简称WB)阶段150。在I/DF阶段110中包括指令读取单元112及数据读取单元114，其利用直接内存存取(DMA)从内存(图中未显示)撷取运算指令及运算单元所需数据。在ID阶段120中包含指令解码单元122，用以将运算指令解码并且送入EX阶段130中对应的执行单元。EX阶段130包括可变长度编码(VariableLengthCoding)或内容适应性二元算数编码(ContextAdaptiveBinaryArithmeticCoding)(下文简称VLCD/CABAC)执行单元131、直流交流预测(AC/DCprediction)或扫瞄及反扫瞄(下文简称ADCD/SIS)执行单元132、量化及反量化(QuantizationandInverseQuantization,下文简称QIQ)执行单元133、一转换及反转换(TransformandInverseTransform,下文简称TIT)执行单元134、去区块效应滤波(De-blockingFilter,下文简称DIF)执行单元135及内插/动态估测及补偿(Intra/Motionestimationandcompensation,下文简称Com/Est)执行单元136。于MEM阶段140，利用缓冲单元142储存上述任一执行单元131一136送入的暂存数据，这些暂存数据可再回送回上述任一执行单元131_136。于WB阶段150，利用写回单元152，将解码后的影像数据或者编码后的位元串流(bit-stream)存入内存。当于ID阶段120中利用指令解码单元122当指令解码之后，本发明的数据处理电路会根据该指令的特征及在EX阶段130中执行单元目前的性能来决定影像数据的流向，此为本发明最重要的特征，也因此EX阶段130中的执行单元131—136将可同时执行如H.264、MPEG4、MPEG2、VC-1、固等多种视频标准的数据的编码指令或者解码指令。另外，EX阶段130中的执行单元131—136亦可接续且同时地执行，以完成单一格式的影像编码。下文将以数据读取单元114输入的原始影像数据欲同时进行H.264、MPEG4的编码为例进行说明。当原始影像数据先进行MPEG4影像压縮时，会将从数据读取单元114取得的影像数据经过Com/Est执行单元146，做动态预估，取得其移动向量(MotionVector)以及绝对差值和(SAD)，当绝对差值和太大时，将原来的影像数据送入TIT执行单元134做离散余弦转换(DiscreteCosineTransform),反之，则将现在的影像数据与前一张还原的影像数据做差值运算，将差值送入TIT执行单元134做离散余弦转换。接着，再将离散余弦转换完成的资料于QIQ执行单元133作量化运算，并将量化后的资料于ADCD/SIS执行单元132作直流交流预测(AC/DCprediction)，之后再将直流交流预测完毕的数据传入VLCD/CABAC执行单元131做可变长度编码(VariableLengthCode)，将原始的影像数据压縮成基本位元串流(BaseLayerBitsStream)的方式传至缓冲单元142，并经由写回单元152，将基本位元串流存回内存。另外，量化完毕的数据除了传入ADCD/SIS执行单元132作直流交流预测外，也将同时传入QIQ执行单元133做反转量化，再将反转量化后的数据传入TIT执行单元134做离散余弦转换，接着在Com/Est执行单元146，依据之前动态预估时计算的结果来做动态补偿(MotionCompensation)，以重建出一张影像作为下一张影像的参考影像。另一方面，如该原始影像数据欲进行H.264影像压縮，本发明的数据处理电路会先根据EX阶段130中各个执行单元目前的性能及MPEG4影像压縮和H.264影像压縮格式的不同点来决定原始数据的流向。MPEG4影像压缩和H.264影像压縮本身有的不同点包括H.264影像压缩具有7个画面预测区块大小(macroblock)类型，这些类型共有6X16、16X8、8X16、8X8、8X4、4X8、4X4，此外，而依照压縮软件设定的不同，参考画面最多可往前31张以及往后31张，移动向量可以精确到4分之1像素，可以由此大幅提升时间轴上的预测精准度。因此，在进行转换时，当H.264的整数DCT处理是以4X4矩阵做为转换基本单元即采用整数作为转换系数，因此在TIT执行单元134进行反转换时，不会有采用小数运算方式还原后无法匹配的问题。在针对量化过的转换系数数据方面，是利用CABAC的编码方式，即在VLCD/CABAC执行单元131中CABAC的编码方式可自动根据编码的内容来统计特定代码出现的机率，进而产生最适合于目前影像的编码表。另外VLCD亦可做H.264的CAVLC编码。另外，H.264在针对压縮方式的区别上，还根据不同的内容应用来区分为不同的组态(Profile)，这些组态分别为BaselineProfile、MainProfile、ExtensionProfile,每个组态中还有相对应的影片尺寸与位元率等级，在定义上，则是可由Levell区分至Level5.1，涵盖小画面与HD画面等不同分辨率与流量应用范围。本发明的数据处理电路会根据H.264的组态及EX阶段130中VLCD/CABAC执行单元131、ADCD/SIS执行单元132、QIQ执行单元133、TIT执行单元134、DIF执行单元135以及Com/Est执行单元136，每个执行单元目前是否闲置，来决定开始进行H.264影像压縮或者进行H.264影像压縮中的某项压縮流程。另外，本发明的数据处理电路具有扩充性，如欲增加影像数据编码或解码速度，可增加EX阶段130中VLCD/CABAC执行单元131、ADCD/SIS执行单元132、QIQ执行单元133、TIT执行单元134、DIF执行单元135或者Com/Est执行单元136任一个的数目，在硬件升级或扩充后，本发明的数据处理电路的软件及韧体将不需修改，即数据处理电路会根据硬件的性能决定最佳的影像数据处理效能，请参看图2A。图2A为本发明第一实施例中具有多格式影像编解码功能的数据处理电路的一改良结构示意图，如图所示，数据处理电路300中的EX阶段330包含两个DIF执行单元335a及335b以及两个Com/Est执行单元336a及336b，通过此项设计将增加影像数据编码或解码速度。另外，图2A中和图1具有相同的图示编号的部分，具有相同的功能及特征，请参看图1示的相关说明。此外，当未来新的编码格式出现时，本发明的数据处理电路只需针对新旧两种编码格式进行比对，针对新的编码格式的特征，修改原来支持旧编码格式的数据处理电路中相对应的单元。举例来说，新编码格式为旧编码格式的改良版，二者的功能相近，惟大幅增加了影像数据编码或解码速度，则可直接针对原始的数据处理电路进行小幅度改良，通过本发明的设计将会大幅降低新处理电路开发的复杂度，大幅縮短新处理电路的开发时程，请参看图2B。图2B为本发明第一实施例的具有多格式影像编解码功能的数据处理电路的另一改良结构示意图。如图所示，EX阶段430中每种执行单元都有两个，数据处理电路400中的EX阶段430包括VLCD/CABAC执行单元431a及431b、ADCD/SIS执行单元432a及432b、QIQ执行单元433a及433b、TIT执行单元434a及434b、DIF执行单元435a及435b以及Com/Est执行单元436a及436b，通过此项设计将大幅增加影像数据编码或解码速度。另外，图2B中和图1具有相同的图示编号的部分，具有相同的功能及特征，请参看图l示的相关说明。图2C为本发明第一实施例中具有多格式影像编解码功能的数据处理电路的另一改良结构示意图，如图所示，数据处理电路500中的EX阶段530包含新的TIT执行单元534，当未来的影像编码格式中改变，当未来新的编码格式如H.265出现时，本发明的数据处理电路只需针对H.265的特征，修改原来支持旧编码格式的数据处理电路中相对应的单元如图1中的TIT执行单元134，通过局部的修改，即可增加影像数据编码或解码速度，通过本发明的设计将会大幅降低新处理电路开发的复杂度，大幅縮短新处理电路的开发时程。另外，图2C中和图1具有相同的图示编号的部分，具有相同的功能及特征，请参看图l示的相关说明。图3为本发明第一实施例中具有多格式影像编解码功能的数据处理方法的流程图，首先，从内存撷取多个运算指令及对应的多个原始数据(步骤S201)，接着，分析上述运算指令使每一运算指令产生相对应的影像格式编解码指令(步骤S203)，并根据多个种执行单元的性能，将上述影像格式编解码指令分别送入对应的执行单元中，以将上述原始数据运算成对应的结果数据(步骤S205)，每种执行单元至少包括一个VLCD/CABAC执行单元、ADCD/SIS执行单元、QIQ执行单元、TIT执行单元、DIF执行单元或者Com/Est执行单元，用以执行对应的影像格式编解码指令即可变长度编码指令、内容适应性二元算数编码指令、直流交流预测指令、扫瞄及反扫瞄指令、量化及反量化指令、转换及反转换指令、区块效应滤波指令或者内插/动态估测及补偿指令。最后，可选择性地将该结果数据存回内存(步骤S207)。综上所述，本发明的具有多格式影像编解码功能的数据处理电路，可支持多种视频标准并能同时处理多种视频标准的数据的编码及解码，的确能具有可变性、高性能、低复杂度及低电能消耗的优点以达成本发明的目的。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定的为准。权利要求1.一种具有多格式影像编解码功能的数据处理电路，包括读取单元，用以从内存读取多个运算指令及多个原始数据；多个执行单元，每个执行单元用以执行一种影像格式编解码指令，以分别将上述多个原始数据运算成对应的多个结果数据；以及多个指令解码单元，用以分析上述多个运算指令并产生相对应的多个影像格式编解码指令，并根据上述多个执行单元的性能将上述多个影像格式编解码指令送入对应的上述多个执行单元中。2.根据权利要求1所述的具有多格式影像编解码功能的数据处理电路，其中上述每个执行单元至少包括运算单元，用以执行上述多个影像格式编解码指令。3.根据权利要求2所述的具有多格式影像编解码功能的数据处理电路，其中上述运算单元为可变长度编码或内容适应性二元算数编码执行单元、直流交流预测或扫瞄及反扫瞄执行单元、量化及反量化执行单元、转换及反转换执行单元、区块效应滤波执行单元或者内插/动态估测及补偿执行单元。4.根据权利要求1所述的具有多格式影像编解码功能的数据处理电路，其中上述多个原始数据为多个原始影像数据，且上述结果数据为影像编码数据。5.根据权利要求4所述的具有多格式影像编解码功能的数据处理电路，其中上述影像编码数据为MPEG2格式数据、MPEG4格式数据、H.264格式数据、VC-1格式数据或者RM格式数据。6.根据权利要求1所述的具有多格式影像编解码功能的数据处理电路，其中上述多个原始数据为多个影像编码数据，且上述结果数据为原始影像数据。7.根据权利要求6所述的具有多格式影像编解码功能的数据处理电路，其中上述影像编码数据为MPEG2格式数据、MPEG4格式数据、H.264格式数据、VC-1格式数据或者RM格式数据。8.根据权利要求1所述的具有多格式影像编解码功能的数据处理电路，其中还包括储存单元，用以储存上述结果数据并将上述结果数据存入上述内存。9.根据权利要求8所述的具有多格式影像编解码功能的数据处理电路，其中上述储存单元利用直接内存存取将上述结果数据存入上述内存。10.根据权利要求1所述的具有多格式影像编解码功能的数据处理电路，其中上述读取单元利用直接内存存取从上述内存撷取上述多个运算指令及上述多个原始数据。11.根据权利要求1所述的具有多格式影像编解码功能的数据处理电路，其中上述多个影像格式编解码指令包括可变长度编码指令、内容适应性二元算数编码指令、直流交流预测指令、扫瞄及反扫瞄指令、量化及反量化指令、转换及反转换指令、;区块效应滤波指令或者内插/动态估测及补偿指令。12.—种具有多格式影像编解码功能的数据处理方法，其包括下列步骤从内存读取多个运算指令及对应的多个原始数据；分析上述多个运算指令使每一个运算指令产生相对应的影像格式编解码指令；以及根据多个执行单元的性能，将上述影像格式编解码指令分别送入对应的多个执行单元中，以将上述多个原始数据运算成对应的结果数据。13.根据权利要求12所述的具有多格式影像编解码功能的数据处理方法，其中上述每个执行单元至少包括运算单元，用以执行上述影像格式编解码指令。14.根据权利要求12所述的具有多格式影像编解码功能的数据处理方法，其中上述运算单元为可变长度编码或内容适应性二元算数编码执行单元、直流交流预测或一扫瞄及反扫瞄执行单元、量化及反量化执行单元、转换及反转换执行单元、区块效应滤波执行单元或者内插/动态估测及补偿执行单元。15.根据权利要求12所述的具有多格式影像编解码功能的数据处理方法，其中上述多个原始数据为多个原始影像数据，且上述结果数据为影像编码数据。16.根据权利要求15所述的具有多格式影像编解码功能的数据处理方法，其中上述影像编码数据为MPEG2格式数据、MPEG4格式数据、H.264格式数据、VC-1格式数据或者固格式数据。17.根据权利要求12所述的具有多格式影像编解码功能的数据处理方法，其中上述多个原始数据为多个影像编码数据，且上述结果数据为原始影像数据。18.根据权利要求17所述的具有多格式影像编解码功能的数据处理方法，其中上述影像编码数据为MPEG2格式数据、MPEG4格式数据、H.264格式数据、VC-1格式数据或者RM格式数据。19.根据权利要求12所述的具有多格式影像编解码功能的数据处理方法，包括下列步骤利用缓冲单元暂时储存上述结果数据。20.根据权利要求12所述的具有多格式影像编解码功能的数据处理方法，还包括下列步骤将上述结果数据存入上述内存。21.根据权利要求20所述的具有多格式影像编解码功能的数据处理方法，其中利用直接内存存取将上述结果数据存入上述内存。22.根据权利要求12所述的具有多格式影像编解码功能的数据处理方法，其中从上述内存撷取上述多个运算指令及对应的多个原始数据的步骤还包括利用直接内存存取从上述内存撷取上述多个运算指令及上述多个原始数据。23.根据权利要求12所述的具有多格式影像编解码功能的数据处理方法，其中上述影像格式编解码指令可为可变长度编码指令、内容适应性二元算数编码指令、直流交流预测指令、扫瞄及反扫瞄指令、量化及反量化指令、转换及反转换指令、区块效应滤波指令或者内插/动态估测及补偿指令。全文摘要本发明提出一种具有多格式影像编解码功能的数据处理电路及处理方法，其包括一读取单元，用以从一内存读取多个运算指令及多个原始数据；多个执行单元，每个执行单元用以执行一种影像格式编解码指令，以分别将上述多个原始数据运算成对应的多个结果数据；以及一指令解码单元，用以分析上述多个运算指令并产生相对应的多个影像格式编解码指令，并根据上述多个执行单元的性能将上述影像格式编解码指令送入上述对应的多个执行单元中。文档编号H04N7/26GK101516030SQ20091013353公开日2009年8月26日申请日期2009年4月10日优先权日2009年4月10日发明者叶柏园申请人:华硕电脑股份有限公司