专利名称：变换图象信号的编码的编码电路和对该信号解码的解码电路的制作方法
技术领域：
本发明涉及一种变换图象信号的编码的编码电路。本发明还涉及一种对该编码电路提供的编码信号进行解码的解码电路。
这种类型的编码电路和解码电路可形成电视广播系统的一部分。在这种情况下，编码系统形成电视发射机的一部分，而各电视接收机则配备有一个解码电路。这类编码电路和解码电路也可以形成录象机的一部分。
大家都知道，电视图象可以看成象素的二维阵列。在625行的电视系统中，图象由576个可见的图象扫描行组成，各图象扫描行由720个可见的象素组成。因此，电视图象由576×720个象素组成。如果每个象素的亮度用例如8比特表示，仅对亮度信息而言，每秒传送25个图象需要大约83兆比特/秒的比特率。在实用中这已达到不能容许的程度。
如果把每个图象进行二维变换，就可以大大限制每幅图象的比特数，从而限制比特率。要进行这种变换，可以把一个图象划分成许多副图象，每个副图象有N×N个象素，例如，一个图象划分成72×90＝6480个副图象，每个副图象有8×8个象素。然后通过二维变换将每个副图象变换成一组N×N个系数。这个变换的目的是获取一组彼此互不相关的系数。在已知的变换方法中，通常都认为离散余弦变换(DCT)是最佳可供选择的一种方法。
下面深入介绍二维变换法。让我们用所选择的变换方法来变换一批N个彼此相互正交的基本图象集B(i，k)，其中i，k＝0，1，2，…N，每个基本图象包含N×N个象素。在这些基本图象中B(0，0)的亮度均匀。随着指数k的增加，基本图象B(i，k)在水平方向的空间频变提高，因而细节更多。随着指数i的增加，基本图象在垂直方向有较高的空间频率。在二维变换中，每个副图象可以看做是所述诸基本图象B(i，k)的加权和，其中各基本图象各自的加权系数为Y(i，k);i，k＝0，1，2，…N。各加权系数Y(i，k)对应于上述系数。我们传送的就是这些系数，而不是原来的象素。
通过只传送那些具有意义的值的这些系数减少了要传送的每幅图象的比特数。举例说，系数Y(0，0)由于是基本图象B(0，0)的加权系数，因而是衡量副图象平均亮度的量度，所以我们总是传送它。系数Y(0，0)也叫做直流系数。其它系数叫做交流系数，只有当它们的绝对值大于预定阈值时才被传送。这种编码叫做阈值编码。因为相应的基本图象包含较多的细节，还可以对各系数进行粗略的量化。这是因为人眼不能很好地观察到很细的细节。后者也叫做与频率有关的量化。在实用中，与频率有关的量化往往与阈值编码结合使用。这样，就只传送那些经量化之后其值仍然不等于零的系数。
只传送那些值不等于零的系数意味着还应传送二维系数组(block)中这些系数的位置地址。在实用中，为达到这个目的是要按预定顺序读取该系数组，从而对每个系数组，产生一个系数串，其中所述地址用扫描顺序号表示。参考文献1介绍了一种按之字形式从直流系数Y(0，0)开始扫描系数组的方法。通常，副图象中信号能量的最大部分是集中在低空间频率中。因此有意义的系数往往都是那些i和k值小的系数Y(i，k)。在该已知的之字扫描法中，各有意义的系数分派到的扫描顺序号小，大部分零值系数簇集在一起，分派到的扫描顺序号较大。这样的一个系数串能有效地加以传送。
但之字扫描形式对移动图象来说效率是不高的。事实上，当副图象中存在移动时，在垂直方向表示高空间频率的系数值猛增。这些系数就是i值大的系数Y(i，k)。现在已证实，参考文献1
图1c中所示的垂直扫描是更有效的。
本发明的目的是提供一种能进一步降低比特率的编码电路。
根据本发明，该扫描形式至少一次跳到与先前被读取的系数不相毗邻的预定系数。
本发明是以这样的认识不基础的，即，一组系数如果随扫描顺序号的增大而降低其意义则能最有效地加以传送。按照本发明的编码电路能达到这样的效果，先读取预定系数，如Y(7，0)，它表示副图象的移动部分，后读取毗邻该预定系数的其他系数，从而比用已知的扫描形式情况下提前传送该预定系数。这样，就尽可能按各系数的意义的次序传送系数。特别是，随后产生了较少且较长的零值系数子群列，大大提高了编码效率。如参考文献2中所示的那样，给零值系数子群列分配了一个紧致游程长度码。这些子群列在扫描过程结束时出现的几率较高。在那种情况下，甚至无需传送所述游程长度码，这时只要传送表示系数组结束的代码就足够了。
一个副图象由两个隔行副场组成的编码电路的较理想实施例，其特征在于变换电路适宜通过分别变换各副场将系数组划分成许多副系数组，其特征还在于，该预定的系数形成了与先前读取的系数不同的副系数组的一部分。于是出现了这样的情况每一个副图象只获得一组系数，且在该组中，最小扫描顺序号都分派给最有意义的系数。应该指出的是，从参考文献3中就知道，在图象移动的情况下，两个隔行副场独立地变换成副系数组。但在这个已知的编码电路中，每个副系数是分开传送的。由于每个图象的副系数组的总数与图象中的移动的量有关，因而是可变的，所以所传送的系数是以多比特的“字组结束”码结尾，在在移动量多因而多组系数的情况下就要牺牲编码效率了。在本发明的编码电路中，每幅图象的总组数保持不变。
参考文献1.离散余弦变换编码应用活动补偿预测的可变控制方法。
在1986年日本电视工程师协会全国大会上的学术演讲2.降低比特率的方法和变换装置欧洲专利申请EP0260748A2。
3.经过变换编码的数字化图象信号从编码台传送到解码台的电视系统。
欧洲专利申请EP0282135A1图1示出了装有本发明的编码电路和解码电路的录象机的示意图。
图2示出了图1中的所的变换电路的一个实施例。
图3示出了用以控制图2的变换电路的控制电路。
图4示出了图1所示的扫描和加权电路的一个实施例。
图5示出了图2中所示的系数存储器的存储内容。
图6和7示出了读取图2的系数存储器的扫描次序的实例。
图8和9示出了用于图4的扫描和加权电路中的加权系数的实例。
图10示出了图1的变换电路的另一个实施例。
图11示出了图10中所示的系数存储器的存储内容。
图12示出了读取图10的系数存储器时的扫描次序的一个实例。
图13示出了用于图4的扫描和加权电路的加权系数的另一个实例。
图14示出了图1的扫描和加权电路的另一个实施例。
图15示出了图1所示的系数组形成电路的一个实施例。
图1图示了装有本发明的编码电路2和解码电路8的一个录象机。该录象机接收来自图象信号源1的图象信号X(t)。图象信号X(t)加到编码电路2上。该电路将图象信号X(t)编码成脉冲系列Z(j)，并将此脉冲系列经调制器3加到与磁带5耦合的写磁头4上。读磁头6将已记录的脉冲组Z′(j)经解调器7加到解码电路8上。该解码电路将脉冲组Z′(j)解码，并将模拟图象信号X′(t)加到监视器9上。
在编码电路2中，模/数转换器20以取样频率fs(例如13.5兆赫)对模拟图象信号X(t)进行取样，并将其转换成8比特象素X(n)。这些象素加到图象存储器21中。从该图象存储器中以例如8×8个象素组成的副图象的形式读取各象素并加到变换电路22，以及产生移动信号MD的移动检测器23上。活动检测器23本身是周知的，它可按参考文献3所述的方法构成。变换电路22将各副图象进行离散余弦变换，并就每一幅副图象产生8×8个系数组成的系数组Y(i，k)。稍后即将介绍这个变换电路22的一些实施例。这里应该指出是，该电路可按适应移动的方式工作。在这种情况下，变换电路接收移动信号MD，这个关系在图1中用虚线表示。接着，变换电路22的系数组Y(i，k)加到扫描和加权电路24，电路24也接收移动信号MD。扫描和加权电路(这稍后即将介绍)将各系数组的一系列系数Y(n)加到可变长度编码电路25。电路25本来就是众所周知的，可按例如参考文献2中所述的方式构成。电路25将一系列系数Y(n)编码成可变长度的代码系列，该系列由远比相应的8×8个系数组成的系数组Y(i，k)小得多的比特数组成。该代码系列和移动信号MD可以分别地或以时分多路复用的格式加到磁带上。在后一种情况下，必需要有一个多路传输电路26，该电路可按一般方式构制。
在解码电路8中进行相反的操作。在多路信号分离电路81中，从所记录的脉冲系列Z′(j)中再获取代码系列和移动信号MD′。代码系列加到用以再现系数系列Y′(n)的可变长度解码电路82上。系数组形成电路83接收该系列以及移动信号MD′，由此组成8×8个系数组成的系数组Y′(i，k)。这些系数组又加到逆变换电路84，从而将各系数组变换成原来的8×8象素组成的副图象。这些副图象存入图象存储器85中。图象存储器中的象素共同构成完整的图象，并由数/模转器86转换成可显示的模拟图象信号X′(t)。
图2中示出了变换电路22的一个实施例。该变换电器接收8×8个象素组成的副图象。以矩阵形式表示的副图象以下用X表示，其象素用X(i，k)表示。象素X(i，k)逐行加到一维变换器30上，在其中，每行乘以8×8变换矩阵A，进行水平离散余弦变换(HdcT)。由此得出的乘积矩阵P含8×8个矩阵元P(i，k)。将这些矩阵元P(i，k)逐行写入转置存储器31(.)中。转置存储器31(.)有双重结构，因而在写乘积矩阵的过程中，能读取上一幅副图象的乘积矩阵。在转置存储器31(.)中，逐列读取矩阵元P(i，k)，从而转置乘积矩阵P。经转置的乘积阵PT加到另一个一维变换器32，在其中，各列矩阵元再次乘以变换矩阵A，进行垂直离散余弦变换(VdcT)。现在得出的矩阵Y由8×8个系数Y(i，k)组成。这些系数逐行写入系数存储器33(.)中，该存储器也是双重结构。所述矩阵Y以下称之为系数组。因此系数存储器33(.)对于每一个8×8象素副图象含有一个8×8个系数组成的系数组。
为控制图2所示的变换电路，配备了图3所示的控制电路。该控制电路有一个时钟脉冲发生器40，以取样频率f将时钟脉冲加到模-64计数器41中。在各幅图象开始时，这个计数器由图象信号源1(见图1)所提供的帧复位脉冲FRS加以复位。模-64计数器对各8×8象素组成的副图象产生64个连续的计数值CNT。这些计数值加到ROM43(1)和43(2)的地址输入端，由该两个ROM(只读存储器)依次产生地址，再经双多路复用器44加到转置存储器31(.)上。更具体地说，ROM43(1)产生确定变换器30的乘积矩阵元P(i，k)写入转置存储器31(.)的次序的写地址。ROM43(2)产生确定从存储器31(.)读取矩阵元P(i，k)的次序并将其加到变换器32上的读地址。反转触发器42在各图象开始时接收来自模-64计数器41的时钟脉冲，其输出控制双多路复用器44。因此，新矩阵元P(i，k)写入所述一个存储器31(.)的操作与从另一个存储器31(.)读取原先存储的矩阵元P(i，k)的操作交替进行。
模-64计数器41的计数值CNT也加到ROM45的地址输入端。这个ROM产生确定变换器32所产生的系数Y(i，k)写入系数存储器33(.)的顺序的写地址。稍后即将说明的扫描和加权电路24(见图1)提供确定从该存储器读取系数的扫描次序的读地址。这些读地址(这在图3中用SCAN表示)和所述写地址经双多路复用器46加到系数存储器33(.)中。双多路复用器46由前面所说的反转触发器42的输出控制。
图4示出了扫描和加权电路24的一个实施例。该电路有两个ROM50和51，模-64计数器41(图2)的计数值CNT即加到该两个ROM上。此外移动检测器23(图1)所产生的移动信号MD也加到这些ROM上。在有副图象期间当移动检测器已检测出副图象内有相当多的移动量时其逻辑值为“1”。
ROM50产生上面提到过的读地址SCAN加到系数存储器33(.)中(图2)。如图5所示，该系数存储器存有64个系数Y(i，k);其中i，k＝0，1，2…7。现在读地址SCAN确定要从该存储器读取哪一个系数Y(i，k)。图6示出了在移动信号MD＝“0”时，对各变量(i，k)要读取哪一个计数值CNT上的系数。假设设计数值CNT连续取1，2，…64的值，以下称计数值CNT为扫描顺序号。从图6可以看出，系数存储器是按之字形式扫描的，图象变换中普遍采用这种扫描形式。如本说明书开端所说的那样，这种扫描方法最大限度地集结零值系数，从而获取大的扫描顺序号。
在副图象中已检测到相当多移动量时，加到ROM50的移动信号MD的逻辑值为“1”。图7示出了对各变量(i，k)有移动的情况下应取哪一个计数值CNT的系数。在此实施例中，扫描形式从直流系数Y(0，0)和一些邻接的系数开始。接着，就跳到有移动时有一个有意义值的系数Y(7，0)。从图中可以看出，用这种扫描形式得出的各系数的先后顺序，如原先的情况那样，包括两个在图中以Ⅰ和Ⅱ表示的交错副系列。副系列Ⅰ包括系数组中一部分系数，该部分系数组基本上没受移动的影响，按本来就极其有效的之字形式进行扫描。副系列Ⅱ包括表示移动的一些系数。该副系列被交错，使可能最大的零值系数群按先后顺序产生。
在变换之后的信号处理过程中，直流系数往往分开处理，且处理的精确度比其它系数高。交流系数表示副图象中更具空间性的细节，因而要经过较粗的量化。这种与频率有关的量化是通过例如将各交流系数Y(i，k)乘以加权系数Q(i，k)进行的。如图4中所示，模-64计数器41(图2)的计数值CNT也加到ROM51上。对每次计数，该ROM都有一加权系数Q(i，k)，且将其加到乘法器52上，以便将其乘以相应的系数Y(i，k)。图8示出了加权系数Q(i，k)的一个实例。从图8中可以看出，第一组交流系数乘以加权系数1，第二组乘以加权系数0.8第三组乘以加权系数0.6，第四组乘以加权系数0.4。移动信号MD加到ROM51上，以便使系数的加权过程与移动相适应。图9示出了移动信号MD＝“1”时加权系数Q(i，k)的一个实例。系数Y(7，0)及其附近的交流系数(两者都表示移动信息)这时就量化得比没有移动存在时更精确。这大大提高了图象的质量。
图10示出了图1的变换电路22的另一个实施例。该电路是个移动自适应变换电路，副图象中检测不出有移动存在时，将8×8个象素组成的副图象变换成一个8×8个系数组成的系数组，检测出有移动存在时，将副图象变换成两个4×8个系数组成的副系数组。图10中所示的变换电路与图2中所示的变换电路的不同点在于，前者有两个开关34和36和另一个一维变换器35。后面将只介绍与图2所示的变换电路不同的地方。参考文献3中进一步广泛介绍了移动自适应变换电路。
移动信号处在MD＝“0”时，就是说在副图象内检测不出值得注意的移动时，开关34和36处于图示的位置，因而变换电路按前述方式工作。于是图5所示的一个由8×8个系数组成的系数组写入系数存储器33(.)中。
但若MD＝“1”，则开关34和36处在另一位置。在这种状态下，象素P(i，k)按与MD＝“0”时不同的次序从转置存储器31(.)读取。更具体地说，这时转置存储器31(.)中的乘积矩阵P划分为第一个由奇数行的矩阵元P(i，k)组成的4×8矩阵和第二个由偶数行的矩阵元P(i，k)组成的4×8矩阵。该划分是通过把来自ROM43(2)的适当的读地址加到转置存储器实现的(见图3)。逐一地且逐列地通过开关34将两个4×8矩阵加到变换器35中，在那里它们进行垂直离散余弦变换(VdcT′)。在变换器35中，将各列乘以4×4变换矩阵A′。于是分别得出两个4×8个系数组成的副系数组。第一个副系数组是通过离散余弦变换由副图象X的奇数行的4×8个象素组成的副场得出的。此副场又叫做奇副场。第二个副系数组是通过变换由副图象X的偶数行组成的副场得出的，而且也叫做偶副场。
图11表示两个副系数组如何存储在系数存储器33(.)中。该存储器包括由奇副场的系数YO(i，k)组成的副系数组Ⅰ和由偶副场的系数Y(i，k)组成的副系数组Ⅱ。这里i＝0，1，…3，K＝0，1，…7。系数YO(0，0)和Y(0，0)这时表示奇副场和偶副场的平均亮度，因而两者均为直流系数。其它系数YO(0，1)…YO(3，7)和YE(0，1)…YE(3，7)则为交流系数。
图12示出了用于图10所示变换电路中的扫描形式的一个实例。副系数组Ⅰ的直流系数YO(0，0)和副系组Ⅱ的直流系数Y(0，0)即刻逐一读出。两个副系数组按有效的之字形式扫描，同时交替地读取一个副系数组和另一个副系数组的一个系数。应该指出的是，4×8副系数组水平方向上的信号能量比垂直方向上的信号能量大。因此，将水平扫描速度加快到一定程度是很有用的。这一点是按图中所示的虚线实现的。图示的扫描顺序固定在图14中所示的扫描和加权电路的ROM50中。图13示出了对应于这个扫描形式的一些加权因数的一个实例，这些加权因数在ROM51中是固定的(也参看图4)。
采用图10中所示的移动自适应电路意味着副图象中检测有移动部分时两个直流系数必须分开处理。但在副图象静止的情况下，直流系数就只有一个。我们发现，在两者的情况下，同样处理一组系数还是有用的。图14示出了适用于这种用途的扫描和加权电路的一个实施例。与图4所示的电路相比较，这个扫描和加权电路附加地包括一个解码器53、一个延迟元件54、一个减法电路55和一个多路复用器56。当从系数存储器读取第二直流系数YE(0，0)时，延迟元件54仍含有原先读取的第一直流系数YO(0，0)。两者的差值在减法电路55中测出，并作为差值系数YO(0，0)-YE(0，0)加到多路复用器56上。解码器控制多路复用器56，使处理的对象为所述差值系数而不是第二直流系数YE(0，0)。这时将此差值系数作为准交流系数进一步处理。由于差值系数实际上很小，而且经过精确量化(加权因数1)，因而在接收机端可以足够精确地重显。应该指出的是，我们也可以不分开传送第一直流系数YO(0，0)而传送准直流系数，这个准直流系数为和数YO(0，0)+YE(0，0)。如果那样的话，则量化误差均匀分布在两个直流系数上。
为恢复原来的象素，解码电路8(见图1)包括系数组形成电路83和逆变换电路84。逆变换电路的一个实施例是通过反转图2和10的变换电路中信号的方向并交换各种存储器的读信号和写信号得出的。
图15中示出了系数组形成电路的一个实施例。该电路包括一个计数器60，该计数器对每个收到系数接收一个时钟脉冲fc，并由一个起始系数组信号SB在各系数组的第一系数时加以复位。计数器60的计数值加到第一ROM61上，由ROM61将各系数的加权系数的倒数1/Q(i，k)加到乘法器63上。这时重显的系数Y′(i，k)出现在乘法器的输出端，以便存入逆变换电路的系数存储器中。该存储器在每次计数时由存储在第二ROM62中的写地址SCAN编址。
图15用虚线示出了直流复原电路64，该电路用以复原系数组的第二直流系数，把图14所示的扫描和加权电路用于编码电路中时是需要这样做的。直流复原电路包括一个延迟元件641、一个加法器642、一个多路复用器643和一个解码器644。当收到差值系数YO(0，0)-YE(0，0)时，延迟元件641仍然含有先前收到的第一直流系数YO(0，0)，因而加法器642提供第二直流系数YE(0，0)。
权利要求
1.用以改变图象信号的编码的一种编码电路，它包括将图象分成多个副图象的装置；一个变换电路，用以将各副图象变换成二维的毗邻系数组；一个移动检测器，接收副图象，并在检测出副图象中有引入注目的移动部分时产生移动信号；扫描装置，用以根据与移动信号有关的扫描形式读取所述系数组，并用以将它们转换成一串系数序列；其特征在于，扫描形式至少一次跳到与先前读取的系数不毗邻的预定系数。
2.如权利要求1所述的编码电路，其特征在于，所述预定系数表示副图象中有移动部分存在。
3.如权利要求1所述的编码电路，其中所述副图象包括两个隔行的副场，其特征在于，所述变换电路适宜将各副场分别加以变换而把所述系数组划分成许多副系数组，且所述预定系数形成与先前读取的系数不同的副系数组的一部分。
4.如权利要求3所述的编码电路，其特征在于，所述预定系数为有关副系数组的直流系数。
5.如权利要求3所述的编码电路，其特征在于，所述扫描装置还适宜按之字形式读取各副系数组。
6.如权利要求3所述的编码电路，其特征在于，所述扫描装置还适宜交替读取两个副系数组的各系数。
7.如权利要求3所述的编码电路，其特征在于，还配备了一个转换装置，用以将两个副系数组的直流系数转换成表示所述直流系数的差值的差值系数。
8.一种解码电路，用以对权利要求1或2所述的编码电路所提供的经变换的图象信号进行解码，该解码电路包括移动信号再现装置;存储装置，用以根据与移动信号有关的存储形式将一串系数序列存储在毗邻可编址的存储单元的二维系数组中;一个逆变换电路，用以将存储在系数组中的各系数变换成副图象;其特征在于，存储形式至少一次跳到与先前编址的存储单元不毗邻的预定存储单元。
9.如权利要求8所述的用以对权利要求3-6中任一权利要求所述的编码电路所提供的经变换过的图象信号进行解码的解码电路，其特征在于，所述逆变换电路适宜将所述系数组划分成两个副系数组，并将它们分别变换两个隔行的副场，且所述预存储单元形成与先前编了址的存储单元不同的副系数组的一部分。
10.如权利要求9所述的用以对来自权利要求7所述的编码电路经变换的图象信号进行解码的解码电路，其特征在于，所述解码电路还配备有用以从所收到的差值系数再现两个直流系数的解码电路。
11.一种电视信号发射机，装有权利要求1-7中任一权利要求所述的编码电路。
12.一种电视信号接收机，装有权利要求8、9或10所述的解码电路。
13.一种用以录/放电视信号的录象机，装有权利要求1-7中任一权利要求所述的编码电路和权利要求8、9或10所述的解码电路。
全文摘要
一将图象信号变换成许多例如8×8个系数组成的系数组的编码电路，各系数组被移动自适应地读取。副图象有移动时，读取的次序使得到的系列与原来一样含有两个交错副系列。第一系列以直流分量开始。第一方案中，第二系列以最有关的移动系数开始。在第二方案中，两个交错的副场分别转换，第二系列也以直流分量开始。各系数尽量按其重要性次序传送。这产生了最大可能的零值系数群作为紧凑的游程长度码传送，有效地降低比特率，也适用移动图象。
文档编号H04N7/26GK1064185SQ92100810
公开日1992年9月2日 申请日期1992年2月8日 优先权日1991年2月11日
发明者P·H·N·迪维特, S·M·C·博格斯 申请人:菲利浦光灯制造公司